[发明专利]抗单粒子瞬态效应的触发器

说明书

技术领域

本发明涉及集成电路领域，具体涉及数字电路系统中抗单粒子瞬态辐射效应的触发器领域。

背景技术

单粒子瞬态效应(Single Event Transient，SET)是一种由于α粒子束以及中子等等高能粒子束的撞击，诱发的电路内的一种单粒子效应。主要表现为在电路系统中的组合逻辑节点上引发脉冲干扰信号，这种信号经过逻辑路径传输，可能被锁存器或触发器等等存储单元捕获，从而导致数字电路系统软错误的发生。

随着集成电路设计尺寸的不断降低，节点电容不断减小，特征电压不断降低，同时数字IC系统的时钟频率不断上升，有数据表明，相对而言，SET效应发生概率越来越高，其脉冲干扰信号被IC系统中存储单元捕获从而引发电路软错误的概率也越来越高。

发明内容

本发明为了解决在集成电路设计中，由于单粒子瞬态效应的发生概率越来越高，其脉冲干扰信号被集成电路系统中存储单元捕获导致电路软错误的概率越来越高的问题，提出了抗单粒子瞬态效应的触发器。

抗单粒子瞬态效应的触发器包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、异或门xor1、异或门xor2、与非门、第一脉冲锁存器、第二脉冲锁存器、第三脉冲锁存器和第四脉冲锁存器，初始信号D同时发送至异或门xor1和第一反相器，初始信号D经第一反相器反相后发送至第三脉冲锁存器，第三脉冲锁存器的输出信号同时发送至异或门xor1和第二反相器，异或门xor1的输出信号P经第三反相器反相后同时发送至第一脉冲锁存器和第二脉冲锁存器，第一脉冲锁存器的输出信号与第二脉冲锁存器的输出信号均发送至与非门，与非门的输出信号check经第四反相器反相后发送至异或门xor2，第三脉冲锁存器的输出信号经第二反相器反相后发送至第四脉冲锁存器，第四脉冲锁存器的输出信号经第五反相器反相后发送至异或门xor2，异或门xor2的输出信号Q为抗单粒子瞬态效应的触发器的输出信号。

第一脉冲锁存器、第三脉冲锁存器和第四脉冲锁存器的电路结构相同，所述第一脉冲锁存器包括第一CMOS传输门、第二CMOS传输门、第六反相器和第七反相器，第一CMOS传输门的信号输入端作为第一脉冲锁存器的信号输入端接收外部输入信号，第二CMOS传输门、第六反相器和第七反相器依次连接构成闭环回路，第二CMOS传输门的信号输入端作为所述闭环回路的信号输入端接收第一CMOS传输门的输出信号，第六反相器的信号输出端作为所述闭环回路的信号输出端，且所述闭环回路的输出信号发送至与非门，时钟信号clk_g1和时钟信号clk_g1_n均发送至第一CMOS传输门和第二CMOS传输门的时钟信号输入端，用于检测采样第一脉冲锁存器的透明电平控制，且时钟信号clk_g1和时钟信号clk_g1_n为反相，即clk_g1=～clk_g1_n。

第二脉冲锁存器包括第三CMOS传输门、第四CMOS传输门、第八反相器和第一或非门，第三CMOS传输门的信号输入端作为第二脉冲锁存器的信号输入端接收外部输入信号，第四CMOS传输门、第八反相器和第一或非门依次连接构成闭环回路，第四CMOS传输门的信号输入端作为所述闭环回路的信号输入端接收第三CMOS传输门的输出信号，第一或非门的信号输入端作为所述闭环回路的信号输出端，且所述闭环回路的输出信号发送至与非门，时钟信号clk_g2和时钟信号clk_g2_n均发送至第三CMOS传输门和第四CMOS传输门的时钟信号输入端，用于检测采样第二脉冲锁存器的透明电平控制，且时钟信号clk_g2和时钟信号clk_g2_n为反相，即clk_g2=～clk_g2_n，时钟信号clk_re发送至第一或非门的一个输入端，用于为第二脉冲锁存器提供高电平复位控制。

抗单粒子瞬态效应的触发器还包括本地时钟管理单元，所述本地时钟管理单元包括第九反相器、第二或非门、第一延迟电路、第二延迟电路、第一脉冲生成逻辑电路和第二脉冲生成逻辑电路，