[发明专利]控制信号处理方法及装置、可变存储器

说明书

技术领域

本发明实施例涉及存储器技术领域，尤其涉及一种控制信号处理方法及装置、可变存储器。

背景技术

现有的可变存储器称为SUB-RANKED MEMORY SYSTEM，图1为现有的可变存储器的工作原理示意图，如图1所示，解复用器（Demultiplexer，简称demux）将来自控制器的控制总线信号（ABUS）（控制总线信号中例如包括控制、地址、命令等信号）通过与各内存芯片（SUB-RANKED MEMORY）对应的片选信号路由给对应的内存芯片。因此，现有的可变存储器只是解决了单个内存如何变划分多个内存芯片的问题，也就是说，现有的可变存储器为单个内存的可变存储器。

随着内存芯片需求的提升，需要对现有的单个内存的可变存储器进行扩容，即需要将现有的单个内存的可变存储器扩容为多个内存的可变存储器；但是，根据现有的可变存储器的工作原理，即使用与各个内存芯片对应的片选信号作为路由选择信号的原理，如果每个内存分为8个内存芯片，则需要8个片选信号作为路由选择信号，那么，2个内存则需要16个片选信号，再多则所需的片选信号按比例增加。

因此，根据现有的可变存储器的工作原理，在进行多个内存的可变存储器的扩容时，会由于片选信号过多而导致所需的信号线过多的问题，增加了系统扩容的难度。

发明内容

本发明提供一种控制信号处理方法及装置、可变存储器，用以解决在进行多个内存的可变存储器的扩容时，会由于片选信号过多而导致所需的信号线过多的问题，降低系统扩容的难度。

第一方面，提供一种控制信号处理方法，包括：

接收控制总线信号，所述控制总线信号中包括内存标识和内存芯片组标识；

根据所述内存芯片组标识，确定与所述内存芯片组标识对应的内存芯片组；

将所述控制总线信号发送给所述确定的内存芯片组；以使所述确定的内存芯片组根据所述控制总线信号中包括的内存标识，将所述控制总线信号发送给所述内存芯片组中与所述内存标识对应的内存芯片。

基于第一方面，在第一种可能的实现方式中，所述接收控制总线信号之后，包括：

将所述控制总线信号分成不同时钟域的多个控制总线信号，所述不同时钟域的多个控制总线信号中分别包括各自对应的内存标识和内存芯片组标识；

根据所述不同时钟域的多个控制总线信号中分别包括的各自对应的内存标识和内存芯片组标识，分别确定与所述各自对应的内存标识和内存芯片组标识对应的内存芯片组；

将所述不同时钟域的多个控制总线信号分别发送给与所述各自对应的内存标识和内存芯片组标识对应的内存芯片组。

基于第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述将所述控制总线信号分成不同时钟域的多个控制总线信号之后，包括：

将所述不同时钟域的多个控制总线信号转换为同一个时钟域的多个控制总线信号，所述同一个时钟域的多个控制总线信号中分别包括的各自对应的内存标识和内存芯片组标识；

根据所述同一个时钟域的多个控制总线信号中分别包括的各自对应的内存标识和内存芯片组标识，分别确定与所述各自对应的内存标识和内存芯片组标识对应的内存芯片组；

将所述同一个时钟域的多个控制总线信号分别发送给与所述各自对应的内存标识和内存芯片组标识对应的内存芯片组。

第二方面，提供一种控制信号处理装置，包括：

接收模块，用于接收控制总线信号，所述控制总线信号中包括内存标识和内存芯片组标识；

确定模块，用于根据所述内存芯片组标识，确定与所述内存芯片组标识对应的内存芯片组；

发送模块，用于将所述控制总线信号发送给所述确定的内存芯片组；以使所述确定的内存芯片组根据所述控制总线信号中包括的内存标识，将所述控制总线信号发送给所述内存芯片组中与所述内存标识对应的内存芯片。

基于第二方面，在第一种可能的实现方式中，所述的装置还包括：

时分模块，用于将所述接收模块接收的控制总线信号分成不同时钟域的多个控制总线信号，所述不同时钟域的多个控制总线信号中分别包括各自对应的内存标识和内存芯片组标识；

所述确定模块，还用于根据所述不同时钟域的多个控制总线信号中分别包括的各自对应的内存标识和内存芯片组标识，分别确定与所述各自对应的内存标识和内存芯片组标识对应的内存芯片组；

所述发送模块，还用于将所述不同时钟域的多个控制总线信号分别发送给与所述各自对应的内存标识和内存芯片组标识对应的内存芯片组。