[发明专利]用于SRAM写入辅助的负位线升压方案

权利要求书

1.一种存储器件，包括：

晶体管开关，连接在位线电压节点和接地节点之间；

升压信号电路，与所述晶体管开关的栅极节点连接，所述升压信号电路提供响应写入使能信号的升压信号；

第一延迟元件；以及

第一电容器，与所述第一延迟元件串联，并且具有与所述位线电压节点连接的第一端和通过所述第一延迟元件与所述栅极节点连接的第二端；

第二延迟元件；以及

第二电容器，与所述第二延迟元件串联，并且具有与所述位线电压节点连接的第一端和通过所述第二延迟元件与所述第一电容器的第二端连接的第二端。

2.根据权利要求1所述的存储器件，其中，所述第一延迟元件使所述升压信号的第一延迟形式与所述第一电容器连接，用于当所述晶体管开关截止时驱动所述位线电压节点至第一负电压。

3.根据权利要求2所述的存储器件，其中，所述升压信号使所述晶体管开关截止，并且所述第一延迟元件在所述升压信号的所述第一延迟形式与所述第一电容器连接之前提供足以使所述晶体管开关完全截止的延迟。

4.根据权利要求1所述的存储器件，

其中，所述第一延迟元件使所述升压信号的第一延迟形式与所述第一电容器连接，以驱动所述位线电压节点至第一负电压，

其中，所述第二延迟元件使所述升压信号的第二延迟形式与所述第二电容器连接，以驱动所述位线电压节点至第二负电压。

5.根据权利要求4所述的存储器件，其中，所述升压信号使所述晶体管开关截止，并且所述第一延迟元件在所述升压信号的所述第一延迟形式与所述第一电容器连接之前提供足以使所述晶体管开关完全截止的延迟。

6.根据权利要求1所述的存储器件，还包括：

伪位线，与伪写入驱动器连接，所述伪写入驱动器响应于写入使能信号而驱动所述伪位线在高和低之间转换；以及

检测器，与所述伪位线连接，以检测所述伪位线在高和低之间的转换，其中，所述升压信号电路响应于所述检测器的输出，以提供所述升压信号。

7.根据权利要求6所述的存储器件，其中，所述升压信号电路还包括在所述检测器和所述晶体管开关的栅极节点之间连接的延迟元件。

8.根据权利要求1所述的存储器件，还包括与所述位线电压节点连接的写入驱动器以及与所述写入驱动器连接的SRAM阵列，所述写入驱动器将所述位线电压节点的电压传输至所述SRAM阵列中的位线。

9.一种存储器件，包括：

晶体管开关，在位线电压节点和接地节点之间连接；

可变延迟升压信号电路，与所述晶体管开关的栅极节点连接，所述可变延迟升压信号电路提供响应写入使能信号的升压信号，所述可变延迟升压信号电路响应于选择信号而选择多个可选择升压信号延迟中的一个；以及

第一电容器，连接在所述晶体管开关的所述栅极节点和所述位线电压节点之间，

其中，所述可变延迟升压信号电路包括：延迟元件，在检测器和所述晶体管开关的所述栅极节点之间连接，其中，所述延迟元件响应于所述选择信号，所述延迟元件具有与所述多个可选择升压信号延迟相对应的多个可选择延迟。

10.根据权利要求9所述的存储器件，其中，所述可变延迟升压信号电路包括：

伪位线，与伪写入驱动器连接，所述伪写入驱动器响应于写入使能信号而驱动所述伪位线在高与低之间转换；以及

检测器，与所述伪位线连接，用于检测所述伪位线在高和低之间的转换。

11.根据权利要求10所述的存储器件，其中，所述伪写入驱动器响应于所述选择信号，所述伪写入驱动器具有与所述多个可选择升压信号延迟相对应的多种可选择驱动能力。

12.根据权利要求11所述的存储器件，其中，所述伪写入驱动器包括多个可选择驱动器。

13.根据权利要求12所述的存储器件，其中，所述可选择驱动器中的至少一个具有比所述可选择驱动器中的另一个更大的驱动能力。

14.根据权利要求10所述的存储器件，其中，所述检测器响应于所述选择信号，所述检测器具有与所述多个可选择升压信号延迟相对应的多个可选择检测点。