[发明专利]去嵌入的测试方法

说明书

技术领域

本发明涉及集成电路测试技术领域，特别涉及一种去嵌入的测试方法。

背景技术

集成电路一般包括多个有源和无源的器件，例如电阻器、电感器、电容器、晶体管、放大器等。各个器件在整合进入集成电路之后，通常无法轻易地对其进行测试。为了确认某一器件是否符合设计要求，一般在制作该器件的同时在晶片上单独制作该器件的复制件，所述复制件与所述器件由相同工艺制造并具有相同的特征，通过测量所述复制件从而得到所述器件的各个特征。

所述复制件通常称为待测器件（device－under－test，简称DUT），所述待测器件（DUT）能够正确地反映其对应的器件的特征。进行测量时，所述待测器件（DUT）通过导线（leads）和测试焊垫（test pads）与外围的测试设备进行电性连接，所述测试设备向所述待测器件（DUT）输出激励信号并采集从所述待测器件（DUT）返回的响应信号来进行处理分析。

对于射频电路和微波电路而言，通常利用散射参数（S）、导纳参数（Y）或阻抗参数（Z）表征测试结果，散射参数（S）、导纳参数（Y）或阻抗参数（Z）通常都有4个分量，散射参数（S）、导纳参数（Y）或阻抗参数（Z）之间可以互相转换。其中，S参数是建立在入射波、反射波关系基础上的，用以评估待测器件（DUT）反射信号和传送信号的性能，通过测试设备可以直接得到S参数表征的测试结果，因此通常以S参数为基础对电路进行分析和处理。

通过测试设备测对所述待测器件（DUT）进行测试分析时，由于与所述待测器件（DUT）连接的导线（leads）和测试焊垫（test pads）本身也具有电阻值、电容值和电感值等特征，会产生寄生效应（parasitics）影响待测器件（DUT）的测试结果。为了去除导线（leads）和测试焊垫（test pads）所产生的寄生效应(parasitics)，通常借由称为去嵌入(de－embedding)方法以去除所述寄生效应，从而得到待测器件（DUT）本身的特征。在所述去嵌入(de－embedding)方法中，采用一去嵌入的测试结构，根据所述去嵌入的测试结构的测试数据得到待测器件（DUT）本身的测试结果。

请参考图1，其为现有技术的去嵌入的测试结构的结构示意图。如图1所示，现有的去嵌入的测试结构10包括三个相互独立的测试子结构，分别是未去嵌的整体结构Total、用以消除测试焊垫所引起的寄生效应的开路结构Open和用以消除导线所引起的寄生效应的短路结构Short，其中，所述整体结构Total包括一待测器件DUT，所述开路结构Open和短路结构Short均在所述整体结构Total的基础上去除了所述待测器件DUT，三个测试子结构均包含依次排列的第一对接地焊垫、第一对信号焊垫和第二对接地焊垫，所述待测器件DUT的包括一个接地端和两个信号端，所述接地端通过两条第一导线（10a或10a’）分别与第一对接地焊垫连接，所述两个信号端分别通过两条第二导线（10c或10c’）与第一对信号焊垫连接，所述开路结构Open的信号焊垫与接地焊垫之间都是断开的，而短路结构Short中的第一对信号焊垫与第一对接地焊垫通过导线直接相连。

利用所述去嵌入的测试结构10进行去嵌，得到待测器件DUT本身的测试结果。去嵌的主要过程如下：首先，通过外围的测试设备分别对所述整体结构Total、开路结构Open和短路结构Short进行测试得到以散射参数（S）参数表征的测试数据，所述整体结构Total、开路结构Open和短路结构Short的测得的散射参数值分别是S_total、S_open和S_short；接着，进行去嵌计算得到去嵌后的测试数据，即待测器件DUT本身的测试结果。

去嵌计算包括以下步骤：

S_total→Y_total，S_open→Y_open，Y_demopen=Y_total－Y_open，Y_demopen→Z_demopen；

S_short→Y_short，Y_sht=Y_short－Y_open，Y_sht→Z_sht，

Z_dut=Z_demopen－Z_sht；