[发明专利]对包括非兼容性存储器技术或与其接合的存储器模块的写入流控制

说明书

背景技术

动态随机访问存储器(DRAM)是一种在电容器中存储数据位且需要电力来保持位值的易失性存储器。因为需要电力来保持值，与静态存储器相对，DRAM被称作易失性或动态存储器。各种现代计算系统利用DRAMDIMMs来实施系统存储器。DIMM(双列直插存储器模块)是包括一些DRAM存储器电路的计算机存储器部件或模块。DIMM可以是印刷电路板并且可以包括安装在其上的DRAM存储器电路。DIMM可以插入到计算系统的母板中或者与其连接以与存储器总线接合，存储器总线可以依次与存储器控制器接合。

附图说明

以下详细描述参考附图，其中：

图1A是实施对包括非兼容性存储器技术或者与其接合的存储器模块的写入流控制的示例性计算系统的方框图；

图1B是实施对包括非兼容性存储器技术或者与其接合的存储器模块的写入流控制技术的示例性计算系统的方框图；

图2A是用于对包括非兼容性存储器技术或者与其接合的存储器模块进行写入流控制的示例性方法的流程图；

图2B是用于对包括非兼容性存储器技术或者与其接合的存储器模块进行写入流控制的示例性方法的流程图；

图3是用于对包括非兼容性存储器技术或者与其接合的存储器模块进行写入流控制的示例性计算系统的方框图；以及

图4是用于对包括非兼容性存储器技术或者与其接合的存储器模块进行写入流控制的示例性方法的流程图。

具体实施方式

各种DIMM可以与双倍数据率(DDR)数据传输标准兼容。在该情形中，为了使得存储器控制器和存储器总线和与DDR兼容的(DDR-compliant)DIMM通信，可能需要存储器控制器和存储器总线也与DDR兼容。因此在各种计算系统中，存储器控制器和存储器总线被设计为根据DDR数据率传输标准来操作(即，它们与DDR兼容)。在包括与DDR兼容的存储器控制器的计算系统中，计算系统的各个其他部件(例如中央处理器、母板等)可以被设计为和与DDR兼容的存储器控制器接合。此外，因为与DDR兼容的存储器控制器可被设计为和与DDR兼容的存储器总线以及与DDR兼容的DIMM接合，与DDR兼容的存储器控制器可以被设计为预期某些存储器通信特性。例如，当存储器控制器向DIMM发出写入命令(简单地被称作“写入”)时，存储器控制器可以预期在限定时间段(例如，短时间段)内完成写入。具体地讲，DDR规范可要求存储器控制器能够以可预测、限定和相对快速的速率将写入命令馈送至DIMM。换言之，DDR标准被称作确定性协议，意味着当从存储器控制器向存储器总线发送命令时，预期命令将在特定数目的周期内完成。DDRDRAM存储器电路能够在可预测、限定和相对快速的速率内完成向它们发出的写入命令，但是其他类型存储器电路/技术不可以。

在一些情形中，实施(例如经由DIMM或类似存储器模块)和与DDR兼容的存储器总线以及存储器控制器接合的非易失性存储器技术(例如闪存、旋转型硬驱等)是可取的。各种非易失性存储器技术可能无法确保将在可预测、限定和/或相对快速速率内完成向它们发出的写入命令。例如，非易失性存储器技术可以指示(例如经由导线、线路或信号)何时写入已经完成，而不是以限定速率完成写入命令。因为这些各种非易失性存储器技术可能起不到可由与DDR兼容的存储器控制器预期的作用，这种存储器控制器可能无法与这些存储器技术通信。

操纵非易失性存储器技术的一些方案可以包括添加额外的导线或线路使得DIMM可以在DIMM(例如非易失性存储器技术)未准备好接受另一写入时发信号。然而，该方案可能需要对计算系统的数个部件进行修改。例如，可能需要对母板、存储器总线和存储器控制器进行修改以针对这种信号运行额外的线路/导线。此外，可能需要对存储器控制器进行修改以理解如何操纵/支持额外的线路/导线和信号。换言之，对于该方案可能至少需要非兼容性(例如与DDR兼容的)母板、存储器总线和存储器控制器。这可能需要系统管理员花费巨大成本来替换计算系统的各个部件。

操纵非易失性存储器技术的其他方案可以包括(例如不在诸如DIMM的存储器模块上或者经由这种模块)连接在计算系统中的其他地方的这些技术。在该情形中，为了使得存储器控制器(以及或许处理器)从这些非易失性存储器技术读取数据，在存储器控制器和/或处理器可以访问数据之前，该数据可能首先需要被明确地移动至DIMM(例如DIMM上的DRAM存储器电路)。除了其他潜在问题之外，数据的这种初步明确转移可以是耗时的。