[发明专利]在存储器操作中控制主体电势的设备及方法

说明书

一些实施例包含设备及方法，所述设备具有包含位于所述设备的不同层级中的存储器单元的存储器单元串及耦合到所述存储器单元串的数据线。所述存储器单元串包含与所述存储器单元相关联的柱状主体。此类设备中的至少一者可包含模块，所述模块经配置以将信息存储于多个存储器单元中的一者中，及/或确定存储于多个存储器单元中的一存储器单元中的信息的值。所述模块还可经配置以将具有正值的电压施加到所述数据线及/或源极，以控制所述主体的电势。本发明描述其它实施例。

优先权申请

本申请案主张2012年12月6日申请的第13/707,067号美国申请案的优先权的权益，所述美国申请案以全文引用方式并入本文中。

背景技术

存储器装置(例如快闪存储器)广泛用于计算机及许多电子物品中。此类存储器装置具有许多存储器单元。可在写入操作中将信息存储于存储器单元中。可在读取操作中获得或可在擦除操作中清除所存储的信息。一些常规的读取、写入及擦除操作可在存储器装置的一些区域中产生过剩载流子(例如电子或空穴)。在一些状况中，此类过剩载流子会影响这些操作的可靠性。

附图说明

图1展示根据本发明的实施例的呈具有存储器阵列及存储器单元的存储器装置的形式的设备的框图。

图2A展示根据本发明的实施例的包含具有存储器块的存储器阵列且包含复位电路的存储器装置的一部分的示意图。

图2B展示根据本发明的实施例的图2A的存储器装置的一部分的结构的侧视图。

图3展示说明根据本发明的实施例的图2A及图2B的存储器装置的写入操作的不同阶段的图式。

图4为展示根据本发明的实施例的在图3中所展示的写入操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。

图5为展示根据本发明的实施例的在复位阶段期间图2A及图2B的存储器装置的一些信号的波形的时序图。

图6为展示根据本发明的实施例的在替代复位状态期间图2A及图2B的存储器装置的一些信号的波形的时序图。

图7展示说明根据本发明的实施例的图2A及图2B的存储器装置的替代写入操作的不同阶段的图式。

图8为展示根据本发明的实施例的在图7中所展示的写入操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。

图9为展示根据本发明的实施例的在另一替代写入操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。

图10展示说明根据本发明的实施例的图2A及图2B的存储器装置的读取操作的不同阶段的图式。

图11A为展示根据本发明的实施例的在图10的读取操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。

图11B为展示根据本发明的实施例的在图10的读取操作期间图2A及图2B的存储器装置的一些信号的波形的替代时序图。

图12为展示根据本发明的实施例的在替代读取操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。

图13展示说明根据本发明的实施例的图2A及图2B的存储器装置的擦除操作的不同阶段的图式。

图14为根据本发明的实施例的在装置中执行操作(例如读取、写入或擦除)的方法的流程图。

具体实施方式