[发明专利]外延晶元，以及使用其的开关元件和发光元件

说明书

技术领域

本实施例涉及外延晶元。

本实施例涉及制造外延晶元的方法。

本实施例涉及使用外延晶元的电力元件。

本实施例涉及使用外延晶元的发光元件。

背景技术

社会中，已经大规模地广泛使用了电子元件。

尽管常规电子元件使用蓝宝石或硅制造，但是蓝宝石或硅不满足电子元件的要求。

最近，已经对于基于碳化硅的电子元件进行了研究和调研。

然而，用作包括碳化硅的衬底的晶元的质量并不令人满意。

发明内容

技术问题

本实施例提供具有极高质量的外延晶元。

本实施例提供能够将缺陷最小化的外延晶元。

本实施例提供使用外延晶元的电力元件。

本实施例提供使用外延晶元的发光元件。

技术方案

根据本实施例，提供了包括衬底以及在衬底上的外延层的外延晶元。外延层包括：第一半导体层，第一半导体层设置在衬底上并且具有第一掺杂浓度；第二半导体层，第二半导体层设置在第一半导体层上并且具有第二掺杂浓度；以及第三半导体层，第三半导体层设置在第二半导体层上，具有比第一半导体层的厚度厚的厚度，并且具有第三掺杂浓度，并且第二掺杂浓度在第一掺杂浓度与第三掺杂浓度之间。

根据本实施例，提供了开关元件，该开关元件包括衬底；在衬底上的第一半导体层；在第一半导体层上的第二半导体层；在第二半导体层上的第三半导体层；在第三半导体层上的阳极电极；以及在衬底下的阴极电极。第三半导体层具有比第一半导体层的厚度厚的厚度，并且第二半导体层的第二掺杂浓度在第一半导体层的第一掺杂浓度与第三半导体层的第三掺杂浓度之间。

根据本实施例，提供了开关元件，该开关元件包括衬底；在衬底上的第一半导体层；在第一半导体层上的第二半导体层；在第二半导体层上的第三半导体层；在第三半导体层上的源极接触件、漏极接触件和栅极接触件；以及在第三半导体层与栅极接触件之间的栅极绝缘体。第三半导体层具有比第一半导体层的厚度厚的厚度，并且第二半导体层的第二掺杂浓度在第一半导体层的第一掺杂浓度与第三半导体层的第三掺杂浓度之间。

根据本实施例，提供了发光元件，该发光元件包括衬底；在衬底上的外延层；以及发光结构，发光结构设置在外延层上并且至少包括第一导电半导体层、有源层和第二导电半导体层。外延层包括：在衬底上的第一半导体层；在第一半导体层上的第二半导体层；以及在第二半导体层上的第三半导体层。第三半导体层具有比第一半导体层的厚度厚的厚度，并且第二半导体层的第二掺杂浓度在第一半导体层的第一掺杂浓度与第三半导体层的第三掺杂浓度之间。

有益效果

如上所述，根据本实施例，通过减小反应源的流量(flux)以便以低速初始生长外延材料，可以最小化外延层的内部缺陷和表面缺陷。

根据本实施例，通过减小Si的流量以便以低速初始生长外延材料，可以最小化外延层的内部缺陷和表面缺陷。

根据本实施例，通过减小生长源的流量以及掺杂源的流量以便以低速初始生长外延材料，可以最小化外延层的内部缺陷和表面缺陷。

因此，具有最小化的内部缺陷和表面缺陷的外延层应用到了电子元件，使得可以满足相关电子元件所需的特性。

根据本实施例，即使生长条件改变，生长也会继续，使得半导体层生长在第一和第三半导体层之间不停止。因此，可以更多地减少缺陷，并且可以增加生长过程中的效率，使得可以减少过程时间。

附图说明

图1显示了显示根据本实施例的外延晶元的截面图。

图2是显示根据第一实施例的图1的外延晶元的制造过程的流程图。

图3显示了图2的制造过程。

图4是显示根据外延生长的生长源的流量和生长温度的变化的图示。

图5是显示根据第二实施例的图1的外延晶元的制造过程的流程图。

图6是显示根据外延生长的生长源的流量和生长温度的变化的图示。

图7是显示根据本实施例的肖特基势垒二极管的截面图。

图8是显示根据本实施例的MESFET的截面图。

图9是显示根据本实施例的发光元件的截面图。

具体实施方式

在实施例的描述中，应当理解为，当层(或薄膜)、区域、图形或结构被称为在另一衬底、另一层(或薄膜)、另一区域、另一焊盘或另一图形“上”或“下”时，其可以“直接”或“间接”在其他衬底、层(或薄膜)、区域、焊盘或图样之上。这样的层的位置已经参考附图进行了说明。