[发明专利]用于制造绝缘体上半导体基板的方法

说明书

技术领域

本发明涉及制造绝缘体上半导体(semiconductor-on-insulator)基板的领域。

背景技术

如图1A和图1B中所示的已知的现有技术的制造方法是制造多个绝缘体上半导体结构20的方法，该绝缘体是厚度小于50nm的二氧化硅层22，该制造方法包括对多个结构20进行热处理的步骤，该热处理步骤被设计为部分分解该二氧化硅层22。

在这方面，本领域技术人员将在以下由Kononchuk所著的文章中找到对二氧化硅层的分解的技术描述：Kononchuck等，Novel trends in SOI technology for CMOS applications,Solid state Phenomena，卷156-158(2010)页69-76；以及Kononchuck等,Internal Dissolution of Buried Oxide in SOI Wafers,Solid State Phenomena,卷131-133(2008)页113-118。

每个结构20包括放置在二氧化硅层22上的半导体层23，该半导体层23具有自由表面S1。

该二氧化硅层22位于载体基板21上。

该载体基板21具有自由侧面S4。

热处理被设计为部分地分解埋置的二氧化硅层22。该热处理通常在包含多个结构20的烘箱中进行。如图2中所示，要被热处理的结构20被堆叠在烘箱10中，从而每个结构20的半导体层23的自由表面S1面对上述结构20的载体基板21的自由侧面S4。

通过经由进气管11被注入到烘箱中并经由出气管12被抽出烘箱10的非氧化性气体流来确保非氧化性气氛。

如图1B中所示，该热处理的主要缺陷是其降低了二氧化硅层22和半导体层23的厚度均匀性。

在包含单个结构20的烘箱10中并未观察到该缺陷。然而，考虑到相对长的热处理时间并且出于经济原因，从工业角度来看，并不是不能想出在仅包含单个结构20的烘箱10中实施这样的方法。

如图1B中所示，在热处理之后，二氧化硅层22的厚度和半导体层23的厚度在结构20的中间处大于在其边缘处。当二氧化硅层22和半导体层23分别具有大于50nm和大于80nm的厚度时，该层的任何厚度减小并不会造成主要问题。

然而，某些应用要求二氧化硅层22具有小于50nm的厚度，以便允许，例如将电压施加于在半导体层23中或者在半导体层23上生产的装置。于是，有必要对该二氧化硅层22的厚度进行非常精确的控制。

此外，完全耗尽型绝缘体上硅(FDSOI)结构对于电子元件(例如完全耗尽型金属氧化物半导体(FDMOS)晶体管，其沟道是在半导体层23中或者在半导体层23上形成的)的生产是特别有利的。

由于半导体层23的极小的厚度，取决于该厚度的晶体管的阈值电压(通常用Vt表示)对半导体基板23的厚度的变化非常敏感。

因此，本发明的一个目的是提供一种制造绝缘体上半导体结构的方法，该方法允许对半导体层23和二氧化硅层22的厚度进行精确控制。

发明内容

本发明旨在完全地或者部分地对上述缺陷进行补救，并且涉及生产多个绝缘体上半导体结构的方法，该绝缘体是厚度小于50nm的二氧化硅层，该结构包括放置在二氧化硅层上的半导体层，该方法包括对多个结构进行热处理的步骤，该热处理步骤被设计为部分地分解该二氧化硅层，该方法的值得一提之处在于非氧化性气氛的压强小于0.1巴。

要被热处理的结构被放置在包含多个结构的烘箱中，从而每个结构的一侧面对另一个结构的一侧。

因此，在热处理的过程中，二氧化硅层部分地分解，半导体层的一部分被消耗，并且释放出半导体一氧化物。在半导体层是由硅做成的情况下，在该热处理过程中释放出一氧化硅。

此外，二氧化硅层分解的速率取决于在半导体层的自由表面附近的半导体一氧化物的浓度。

申请人发现，烘箱中的结构的布置会在该烘箱中生成不均匀的半导体一氧化物浓度。在半导体层的自由表面的中间处的浓度高于在其边缘处的浓度。于是，在结构的中间处的分解反应比在其边缘处的分解反应更慢。该半导体一氧化物浓度的不均匀性继而导致了二氧化硅层的厚度和半导体层的厚度中的不均匀性。

将烘箱中的非氧化性气氛的压强减小到低于0.1巴的值允许增加烘箱中的半导体一氧化物浓度的均匀性。于是减少了二氧化硅层的厚度和半导体层的厚度中的不均匀性。

此外，该分解热处理允许减小半导体层的表面粗糙度。