[发明专利]高纵横比结构分析

说明书

技术领域

本发明涉及结构的带电粒子束处理。

背景技术

检查显微（包括纳米级）结构以用于过程监视和失败分析的常见方法是用聚焦离子束（FIB）在结构中切割沟槽以使横截面暴露，并且然后用扫描电子显微镜（SEM）来查看横截面。然而，离子束铣削伪像（artifacts）可能使暴露的横截面畸变，使得电子束图像不示出结构的准确图像。

一个伪像称为“帘幕化”，因为其可以看起来像帘幕。当以不同的速率来去除不同的材料时，诸如当样本包括被离子束以不同的速率铣削的材料时发生帘幕化。帘幕化也可以在铣削具有不规则形状的表面时发生。

当暴露具有比其宽度大得多的高度的特征时，可以产生严重的伪像。此类结构称为“高纵横比”特征。例如，具有为其宽度四倍的高度的特征将被视为高纵横比特征。例如，集成电路中的层之间的孔或接触部常常具有比其宽度大几倍的高度。

由于半导体制造工艺包装更多电路成较小包装，集成电路设计正变成更多立体的（三维）并且合并更多高纵横比特征。在分析高纵横比结构、尤其是未填充接触孔时，对于诸如3D NAND电路之类的3D集成电路（IC）而言，常规离子束样本制备引起不可接受的伪像，诸如结构畸变和帘幕化。

当在样本上存在未填充高纵横比孔时，在实心区域与邻近于未填充孔的区域之间存在铣削速率方面的很大差异。铣削速率方面的该很大差异导致帘幕化或瀑布效应，使孔的形状畸变的另一伪像。来自离子束铣削过程的结构损坏和伪像使得难以分析高纵横比垂直结构。

例如，过程工程师需要查看的一个结构特征是硅通孔（TSV）。横截面TSV是在半导体实验室中表征空隙和表面界面的常见做法。由于通常在50—300 nm的TSV的深度，用离子束来铣削TSV的横截面可能导致显著的帘幕化。

由于通过使用离子束铣削来暴露特征的损坏和伪像，图像并未如实地示出制造过程的结果。伪像与测量结果和制造过程的评定相干扰，因为图像和测量结果示出样本制备的结果而不仅仅是制造过程的产品。

需要一种用于在不改变结构或产生伪像的情况下查看和测量高纵横比结构的方法。

发明内容

本发明的目的是提供一种用于分析高纵横比结构的可靠系统。

向工件表面中铣削斜沟槽。在斜沟槽的表面上沉积保护层，并且然后通过铣削通过保护层来使感兴趣特征的横截面暴露。减少了伪像，因为与在原始工件表面以下的特征深度相比，减小了在保护层以下的感兴趣特征的深度。

可以使用多种技术来查看或分析暴露横截面，所述技术诸如扫描电子显微术、光学显微术、X射线分析或显微拉曼分析。该过程为高纵横比3D IC结构工艺和包括孔、沟槽及其他结构的其他高纵横比工艺提供可靠的分析结果。

前述内容已相当广泛地概括了本发明的特征和技术优点，以便可更好地理解随后的本发明的详细描述。后文将描述本发明的附加特征和优点。本领域的技术人员应认识到的是可容易地利用公开的概念和特定实施例作为用于修改或设计执行本发明的相同目的的其他结构的基础。本领域的技术人员还应认识到的是此类等效构造不脱离如在所附权利要求中所阐述的本发明的精神和范围。

附图说明

为了更透彻地理解本发明及其优点，现在对结合附图进行的以下描述进行参考，在所述附图中：

图1是示出了如图2—5中所示的过程步骤的流程图；

图2示出了被用FIB进行横截面铣削的倾斜样本；

图3示出了经历电子束点沉积的非倾斜样本；

图4示出了具有FIB铣削横截面的倾斜样本；

图5示出了在感兴趣区（ROI）上使用SEM成像的切片和查看过程；以及

图6A—6C示出了在工件表面以下不同深度处的感兴趣区。

图7示意性地示出了可以用来实现本发明的双束系统。

具体实施方式

本发明的实施例减少了通过离子束铣削而暴露的特征中的损坏和伪像。实施例对分析新的3D结构特别有用，诸如3D NAND结构，其包括未填充高纵横比孔。可以在晶片形式的样本或在诸如单独集成电路之类的较小样本上执行该过程。

本发明的一个实施例在沉积保护层之前以非垂直角度对样本进行铣削，其后面是垂直铣削以使高纵横结构的横截面暴露以用于成像。通过调整垂直铣削的倾斜台阶角度和位置，可以在高纵横比结构的任何期望深度处使ROI暴露。