[发明专利]用于非易失性存储器的耐久性感知纠错码（ECC）保护

说明书

背景技术

存储器由于许多原因而在操作期间经历错误。存在纠错码（ECC）方案来处理在存储器中出现的错误并且提高短期可靠性（例如，单错纠正和双错检测（SECDED）方案）。

一些非易失性存储器具有有限的写周期。具有有限写周期的一些非易失性存储器能够采用仅在写操作期间改变它们的值的位被写回并且对特定写未改变它们的值的位保持不被触及（并且从而，写操作对那些位不造成进一步损耗）这样的方式执行写。一些系统实现损耗减少方案，其可以延长非易失性存储器的寿命（即，延迟非易失性存储器的磨损）。

现有的非易失性存储器实现损耗减少但未能考虑对短期可靠性的影响（例如，ECC机制），或提出错误检测/纠正机制但未能考虑对非易失性存储器的寿命时间的影响。

附图说明

下列描述包括对附图的论述，附图具有通过本发明的实施例的实现的示例的方式而给出的说明。附图应通过示例而非限制的方式来理解。如本文使用的，对一个或多个“实施例”的引用要理解为描述在本发明的至少一个实现中包括的特定特征、结构或特性。从而，在本文出现的例如“在一个实施例中”或“在备选实施例中”等短语描述本发明的各种实施例和实现，并且不一定全部都指相同的实施例。然而，它们也不一定互相排斥。在下面的描述和权利要求中，可使用术语“耦合”和它的派生词。术语“耦合”在本文可指直接接触（物理、电、磁、光，等）的两个或以上的元件，或指彼此未直接接触但仍彼此交互的两个或以上的元件。

图1是根据一个实施例要存储在非易失性存储器上的内容的框图，该内容包括元数据和ECC位，用于在提供错误保护的同时减少非易失性存储器的损耗。

图2是根据一个实施例用于对数据编码（其包括计算元数据位、ECC位、第二元数据位和第二ECC位）的过程的流程图。

图3是根据一个实施例对于数据位的元数据编码方案的框图。

图4是根据一个实施例对于ECC位的元数据编码方案的框图。

图5是根据一个实施例的过程的流程图，该过程包括基于元数据位、ECC位、第二元数据位和第二ECC位来重新生成原始数据。

图6是根据一个实施例的存储器子系统的框图。

图7是根据一个实施例具有耐久性感知ECC保护（endurance-aware ECC protection）的计算系统的框图。

图8是根据一个实施例具有耐久性感知ECC保护的移动装置的实施例的框图。

具体实施方式

本发明的实施例涉及用于耐久性感知纠错的设备、系统和方法。耐久性感知纠错减少非易失性存储器技术中的损耗同时提供ECC保护来实现提高的长期可靠性同时维持短期可靠性。如本文使用的“ECC保护”指纠错和/或错误检测。“损耗减少”指减少非易失性存储器的损耗（例如，减少写入非易失性存储器的位的数量）和/或均衡损耗（例如，使写入非易失性存储器的存储器单元的次数更均衡）。损耗减少可以根据损耗减少算法通过修改写入非易失性存储器的位并且提供用于使原始位从修改的位恢复的一些机制而实现。用于从修改的位恢复原始位的一个机制是计算识别对原始位做出的修改的元数据并且存储该元数据（例如，其中修改的数据在非易失性存储器中，或在独立位点和/或独立装置中）。损耗减少方案的两个示例在下文关于图3和4论述。

耐久性感知ECC保护可以在非易失性存储器技术中使用来减少非易失性存储器的损耗同时提供ECC保护。

一个实施例对数据位和ECC位两者实现损耗减少，并且包括第二级ECC保护。该第二级ECC保护可以扩展ECC机制以除数据位外还涵盖所有生成的元数据位。可能的损耗减少和ECC方案的一些示例在下文进一步详细描述，但实现的特定损耗减少和ECC方案可以包括有损耗减少和ECC保护的能力来实现针对错误的期望保护并且延长非易失性存储器的寿命的任何方案。

在一个实施例中，损耗减少技术牵涉单个数据字内（例如，32位字、64位字内或具有其他大小的字内的其他）的位（例如，数据位）的旋转。一个这样的实施例可以基于一个或多个写计数器，如下文描述的。