[发明专利]具有上下文切换的微控制器

说明书

本发明揭示一种微处理器或微控制器装置，其可具有中央处理单元CPU、与所述CPU耦合的数据存储器，其中所述数据存储器被分为多个存储体，其中存储体选择寄存器确定哪一存储体当前与所述CPU耦合。此外，提供第一组及第二组特殊功能寄存器，其中在发生上下文切换时，选择所述第一组或所述第二组特殊功能寄存器作为所述CPU的作用中上下文寄存器，且选择相应的另一组特殊功能寄存器作为非作用中上下文寄存器，其中所述作用中上下文寄存器中的至少一些寄存器被存储器映射到所述数据存储器的两个以上存储体，且其中所述非作用中上下文寄存器的全部寄存器被存储器映射到所述数据存储器内的至少一个存储器位置。

相关申请案的交叉参考

本申请案主张2012年3月21日申请的第61/613,802号美国临时申请案的权益，所述申请案的全文并入本文中。

技术领域

本发明涉及一种微控制器，特定来说，本发明涉及一种具有自动上下文切换能力的微控制器。

背景技术

微控制器一般为单芯片上的系统且包括微控制器核心或中央处理单元及多个外围组件。存在具有8位、16位及32位架构的多种此类微控制器。现有微控制器(例如由申请人微芯片技术公司(Applicant Microchip Technology Inc.)制造的8位微控制器)提供灵活架构，其中有多个系列，每一系列具有不同复杂性。此类微控制器可例如包括哈佛(Harvard)架构，其中使程序存储器及数据存储器分离。此类型的微控制器可进一步包括允许存取数据存储器且无需复杂解码电路的特定存储体分组(banking)系统。一般来说，数据存储器被分为多个存储体且存储体选择寄存器定义存储体中的何者当前被选择且可存取。为存取其它存储体，必须对所述存储体选择寄存器进行重新编程。尽管此存储体分组方案仅允许存取单一经定义存储体，但这些控制器仍可包含强制切换到预定义存储体的指令。这提供了改进且强大的性能，纵使具有一般存取限制。

根据产品调色板(product palette)，可如上文所提及提供8位系列中的不同系列的微控制器。例如，基线系列可能仅提供允许以非常低的成本制造此类装置的基本功能。例如，此基线产品可不支持中断，其中更高级的系列可具有这些功能。中断功能可增加不允许以非常低的成本制造此类装置的大量电路。

如上文所提及，许多微控制器设计(特定来说，8位微控制器)具有减少的功能且因此具有简化架构以节省宝贵的硅片空间，且允许减小的芯片大小并因此允许每晶片的更高数目个芯片。例如，根据申请人微芯片技术公司的产品种类，许多所谓的基线8位微控制器的代码执行因缺乏中断功能而受限制。

图1展示具有可用存储体分组机制存取的数据存储器的此常规微控制器的简化框图。程序存储器110存储形成可执行程序的多个指令。程序计数器115可经设计以具有例如用于寻址2k线性程序存储器的11个位。可在执行子例程时提供堆栈120以存储程序计数器值。所展示的示范性微控制器为对存储于程序存储器110中的12位指令字操作的8位哈佛型微控制器。因此，中央8位数据总线105可用于耦合微控制器内的各种功能元件，例如计时器单元0及外部端口B 130。数据存储器125与此总线105耦合且从地址多路复用器140接收(例如)8位地址。对于直接寻址，地址多路复用器140组合来自由指令寄存器135供应的地址数据及由特殊功能寄存器145供应的地址数据的地址。因此，在直接寻址模式中，指令寄存器135供应5个低位位且特殊功能寄存器145供应3个高位位。因此，根据实施例，特殊功能寄存器145充当能够选择8个不同存储体中的一者的存储体选择寄存器。在间接寻址中，特殊功能寄存器145提供具有全部第0到第7位的完整地址。通过存取特殊功能寄存器INDF(其为虚拟寄存器且因此不被物理地实施)而实施间接寻址。对此寄存器INDF的任何读取或写入存取都迫使经由特殊功能寄存器145而对数据存储器125施加间接存取。因此，执行间接数据存储器存取而非读取或写入寄存器INDF。