[发明专利]具有加权电流源的分段数字‑模拟转换器

说明书

相关申请交叉参考

本申请根据35USC§119(e)请求于2012年5月4日提交的美国临时专利申请No.61/642657的权益，在此通过引用并入其全部内容。

背景技术

数字-模拟转换器(DAC)的一种形式使用电阻串，其中一组电阻串连接在两个电压之间以形成分压器，其中该连接电阻的节点形成可被访问的抽头点以产生输出电压。采用开关基于数字输入信号(例如，数字字)的值选择该抽头点。

基本电阻串DAC具有多个优点。它相对容易实现。输出的线性度由电阻比率的匹配决定(通过适当地选择电阻器，DAC的输出可以与输入成线性变化)。电阻串DAC还提供了功耗和速度之间的合理平衡。输出也是本质单调的。

当用于构建DAC的硬件进行缩放以增加DAC的分辨率时，电阻串DAC出现许多缺点。例如，当分辨率增加时，电阻器数量(并且因此，给定精确度所需要的区域)呈指数增长。此外，开关数量也成倍增加。开关也有助于区域要求，但更重要的是，具有也随着开关数量增加而增加的寄生电容。

基本电阻串DAC的变型已被提出，旨在克服一些上述缺点。一种变体使用称为分割的技术，其将输入的单词分成权重降低的几个(通常是两个)子单词，从而保持由完整输入字提供的原始分辨率。最有效子单词被作为输入施加到初级子DAC，以及剩余的子单词被作为输入施加到一个或多个次级子DAC。各个子DAC的输出组合在一起，以产生整体DAC的模拟输出。具体地讲，通过将总分辨率N划分成更小的分辨率的n个子DAC(N是单个子DAC的分辨率之和)并产生模拟输出Vout作为由n个子DAC提供的n加权模拟电压的总和而减小总体区域。

图1示意已知作为缓冲电阻串DAC的的架构，它包括分接电压发生器10、分接选择器12和输出级14。抽头电压发生器10包括电阻串15。电阻串15的抽头15可以选择性地连接到输出级14中的缓冲，以获得数字输入字dIN的缓冲模拟表示VOUT。抽头的选择性连接通过解码在分接选择器12的数字输入字dIN执行。通常情况下，缓冲器是被配置成具有电阻负反馈的非反相结构以准确提供所需增益G的运算放大器，如图1所示。

实现负反馈回路的增益电阻RF和RG之间的关系是：

RF/RG＝G-1(1)

在图1中，因为只有一级分割，该体系结构受限于结合基本电阻串DAC的上面讨论的相同缺点。也就是说，为了提高DAC的分辨率，有必要向电阻串添加串联的许多电阻器。

已经提出基于电阻串采用电压分段DAC的多种架构。大多数是基于通过在这些元件的端子间耦合精细电阻而串插穿过粗电阻串的元件的电压降。

在美国专利号4543560中，活跃缓冲区用于耦合精细串到粗串的元件，而无需加载粗串。因为缓冲器的偏移，置于两个电阻串之间的非理想缓冲器显著恶化动态性能以及潜在地输出线性度。

在美国专利号5703588中，内插电阻串DAC包括电流源和连接到精电阻串两端的相应值的槽，以消除其负载。此架构不仅需要电阻和电流匹配以获得具有竞争力的线性度，而且必须满足电流和电阻值之间的特定关系；因此，执行复杂显著增加。为了产生所需的电流，有源缓冲器用于强制电压通过方便调整尺寸的电阻，从而获得所需电流。缓冲器的静态非理想性(特别是在偏移量)会产生电流中的错误以及因此DAC输出的非线性。

在美国专利5969657中，内插电阻串DAC不包括任何电路，以防止加载粗串。当粗电阻串的耦合元件变为以后元件时，通过去除细串的元件之一，使用粗串的加载，以及导通粗抽头选择开关的阻抗(其经调整尺寸以获得期望的值)以获得1LSB步骤。

在美国专利5969657描述的结构中，线性由粗抽头选择开关的接通阻抗的值控制。为了获得该参数变化的合理余量(即，其敏感于通过粗电阻串的电压变动、工艺变化以及温度漂移)，需要在粗电阻串中的元件和细电阻串之间有比较大的比例。结果是具有等效阻抗的细电阻串比粗电阻串的元件大得多，其中，所述细电阻串将在代码跃迁期间浮动。因此，有源电流流动的显著降低部分流过细电阻串，以及泄漏电流对积分非线性(INL)的影响是显著的。除了所需要的相对大的开关区域(其涉及大的寄生电容)，该事实显著劣化动态性能(特别是毛刺区域)。

在美国专利6914547中，给出结合美国专利第5969657描述的上述结构的概括，其中三级分割由同样的方法引入。其优点和之前结构(具有较大面积保存)是相同的，但缺点显著增加。

在美国专利号5396245中，差分跨导级用于添加和放大一些粗电压和细电压，但DAC受限于两级分段。在这种方法中，要求每级的跨导之间的匹配。