[实用新型]具有肖特基源LDMOS的半导体器件

说明书

技术领域

本实用新型涉及半导体领域，特别是涉及一种具有肖特基源LDMOS的半导体器件。

背景技术

横向扩散金属氧化物半导体(LDMOS)是基于横向两次扩散的金属氧化物半导体结构的高电压晶体管。从源极通孔向栅极下沟道的横向扩散可实现沟道掺杂优化设计，有效提高器件击穿电压。不仅可以制造分立大功率微波器件，电源驱动器也可以集成在技术工艺平台中，用以制造功率电源集成电路和单片微波集成电路。LDMOS可分为N型和P型。用于微波射频领域的N型分立LDMOS器件又称RFLDMOS，广泛应用于无线通信和雷达大功率微波信号发射。其栅长、沟道横向扩散、延伸漏极设计、源极串联电阻，栅极串联电阻，场板结构等都对器件的射频性能、功率性能和可靠性有关键的影响。为减小源极串联电阻，有下列方法：

1)双边通源扩散技术：在沉底上对应源极区域，预先高浓度扩散或离子注入掺杂材料，再利用高温深扩散工艺过程，使上下源极杂质接通，以减小源极串联电阻，减小横向扩散区域以缩小器件面积；

2)外延层多次注入通源扩散技术：在沉底上对应源极区域，预先高浓度扩散或离子注入掺杂材料，在有源层外延一定厚度，对应源极区域预先高浓度离子注入掺杂材料，再利用深扩散工艺高温过程，使上下源极杂质接通，以减小源极串联电阻，减小横向扩散区域；

3)多晶硅塞通源技术：在普通工艺之前，利用等离子刻蚀在源极刻通外延层，再利用掺杂多晶硅低压化学气相淀积方法，填充源极通孔，由于掺杂多晶硅电阻率低于扩散掺杂硅，以减小源极串联电阻，减小横向扩散区域；

4)钨塞结构通源技术：在普通通源工艺结束后，利用等离子刻蚀在源极刻通外延层，再利用掺杂多晶硅低压化学气相淀积方法，填充源极通孔，由于掺杂多晶硅电阻率低于扩散硅，以减小源极串联电阻，减小横向扩散区域；

以上各种技术都是基于半导体掺杂材料源和沟道的半导体PN结结构，源极串联电阻较大，器件的增益受限，加工工艺复杂。

实用新型内容

本实用新型所要解决的技术问题是提供一种具有肖特基源LDMOS的半导体器件。

为解决上述技术问题，本实用新型采用的技术方案是：一种具有肖特基源LDMOS的半导体器件，其包括重掺杂P型衬底或P+衬底、在重掺杂P型衬底或P+衬底上生长的P阱／外延、形成在P阱／外延中的P型扩散区、形成在P阱／外延中且与P型扩散区保持间隔的N阱／LDD、以及穿过P型扩散区并伸入到重掺杂P型衬底或P+衬底且与P型扩散区形成肖特基结的金属源极。

在上述技术方案的基础上，进一步包括附属技术方案：

其进一步包括形成在P阱／外延中且与金属源极相邻的栅极、形成在P阱／外延中且与N阱／LDD相接的漏极。

所述金属源极的功函数与P型硅的费米能级差大于0.6V，且为磁控溅射而成。

所述金属源极采用Tb材料、或Er材料、或Yb材料。

本实用新型的优点是，不同于传统的LDMOS源极结构，与半导体掺杂材料源和沟道的半导体PN结不同，该结构为金属源和沟道的肖特基结结构，以金属材料源极代替了半导体材料源极，有效降低了源极串联电阻，利用金属本身的导电为器件沟道提供充足的载流子，可明显提高器件的增益，驱动电流和高频性能；而且金属电阻率明显低于其他材料，加工工艺步骤简单。

附图说明

下面结合附图及实施例对本实用新型作进一步描述：

图1是本实用新型初始状态的内部结构图；

图2是图1经过化学气相淀积二氧化硅介质的内部结构图；

图3是图2经过涂光刻胶后的内部结构图；

图4是图3去胶后的内部结构图；

图5是图4经过蚀刻后的内部结构图；

图6是图5经过磁控溅射的内部结构图；

图7是图6经过化学机械抛光的内部结构图，且为最终状态图。

具体实施方式

实施例：如图1-7所示，本实用新型提供一种具有肖特基源LDMOS的半导体器件的第一实施例，其包括：重掺杂P型衬底或P+衬底、在重掺杂P型衬底或P+衬底上生长的P阱／外延、形成在P阱／外延中的P型扩散区、形成在P阱／外延中且与P型扩散区保持间隔的N阱／LDD(轻掺杂漏区Lightly Doped Drain)、以及穿过P型扩散区并伸入到重掺杂P型衬底或P+衬底且与P型扩散区形成肖特基结的金属源极。

其优选地进一步包括形成在P阱／外延中且与金属源极相邻的栅极、形成在P阱／外延中且与N阱／LDD相接的漏极。