[实用新型]一种基于S3C2440A实现嵌入式操作平台电路的装置

说明书

技术领域

    本实用新型涉及操作平台电路领域，具体为一种基于S3C2440A实现嵌入式操作平台电路的装置。

背景技术

基于S3C2440A的嵌入式操作平台主要由处理器+闪存+动态存储器组成，该操作平台电路设计复杂，在实际应用中占据了印制板上较大的空间。由于该操作平台性价比高，技术成熟，在工业控制、仪器仪表行业有着广泛的应用，在整个电路架构体系上用户一直采用厂家推荐使用的电路形式，该电路形式内存采用两片存储器构成，存储器封装大、尺寸大、占用空间大，存储器控制总线、地址总线、数据总线交叉布线，特别是在和其它外设互连时，布线复杂，给用户设计带来很多不便。

实用新型内容

本实用新型的目的是提供一种基于S3C2440A实现嵌入式操作平台电路的装置，以解决现有技术操作平台电路设计复杂的问题。

为了达到上述目的，本实用新型所采用的技术方案为：

一种基于S3C2440A实现嵌入式操作平台电路的装置，其特征在于：包括微处理器S3C2440A和存储器，微处理器S3C2440A的时钟信号口与存储器的时钟信号口连接，微处理器S3C2440A的标志位口一一对应与存储器的行选择标志位、列选择标志位、读写标志位、片选标志位连接，微处理器S3C2440A的地址总线口分别一一对应接至存储器的地址总线口，微处理器S3C2440A的高位地址口分别一一对应接至存储器的Bank选择口，微处理器S3C2440A的数据总线口分别一一对应接至存储器的数据总线口。

所述的一种基于S3C2440A实现嵌入式操作平台电路的装置，其特征在于：还包括有闪存，微处理器S3C2440A与闪存通过控制总线连接，微处理器S3C2440A的数据总线口还分别一一对应接至闪存的数据总线口。

本实用新型的有益效果是，通过优化内存电路设计，可以实现嵌入式操作平台电路上的紧凑设计，空间上的小型化设计，总体空间可以减少一半，给用户设计带来诸多方便，特别是在便携式、手持式设备上，具有很高的推广应用价值。

附图说明

图1为嵌入式处理器操作平台电路原理框图。

图2为存储器配置寄存器内部定义说明。

具体实施方式

如图1所示。一种基于S3C2440A实现嵌入式操作平台电路的装置，包括微处理器S3C2440A和存储器，微处理器S3C2440A的时钟信号口Sclk0与存储器的时钟信号口clk连接，微处理器S3C2440A的标志位口Nsras与存储器的行选择标志位ras连接，微处理器S3C2440A的标志位口Nscas与存储器的列选择标志位cas连接，微处理器S3C2440A的标志位口Nwe与存储器的读写标志位we连接，微处理器S3C2440A的标志位口Ngcs6与存储器的片选标志位cs连接，微处理器S3C2440A的地址总线口Addr[2..14]分别一一对应接至存储器的地址总线口Abus[0..12]，微处理器S3C2440A的高位地址口Addr24、Addr25分别一一对应接至存储器的Bank选择口ba0、ba1，微处理器S3C2440A的数据总线口Data[0..31]分别一一对应接至存储器的数据总线口dbus[0..31]。

微处理器S3C2440A与闪存通过控制总线连接，微处理器S3C2440A的数据总线口Data[0..31]还分别一一对应接至闪存的数据总线口。

根据设计架构要求，存储器选择32bit存储器，行地址为13行，列地址为8行，存储器容量为64MB，满足CPU对内存访问容量的要求，存储器由4个Bank组成。在存储器封装上选择小尺寸BGA封装的元器件，可以大幅减少占用印制板的空间。该芯片的刷新周期为每隔64ms完成对所有的行进行刷新，确保数据不会丢失。在原理设计上，将S3C2440A的地址线14-2，对应连接到存储器12-0，地址线25连接到存储器的ba1, 地址线24连接到存储器的ba0，数据总线和存储器的数据总线对应相连，控制总线和和存储器的相应控制总线一一相连，在图1中给出了基于S3C2440A处理器操作平台电路的原理图，下面给出信号连接线的定义。

Sdram_clk：          存储器系统时钟。

Sdram_ras：          存储器行选择标志位，低电平有效。

Sdram_cas：          存储器列选择标志位，低电平有效。

Sdram_we：               读写标志位，高电平为读，低电平为写。