[实用新型]像素单元、阵列基板及显示装置

说明书

技术领域

本实用新型属于液晶显示技术领域，具体涉及一种像素单元、阵列基板及显示装置。

背景技术

液晶显示装置的开口率（aperture）定义为像素单元可透光部分的面积与像素单元总面积（包括不透光部分的面积）的比值。为了提高开口率，必须尽可能地减少不透光部分的面积；同时，还要保证像素单元总体面积最小化，以保证尽可能高的分辨率。

在一个像素单元中，不透光的部分主要是薄膜晶体管（TFT）、栅极信号线、数据线、存储电容（Cs）、黑矩阵材料，这些部分面积总和决定一个像素的开口率。

在独立存储电容的设计中，一端由像素电极充当存储电容电极，其中像素电极材料为透明金属氧化物，如ITO（氧化铟锡），另一端采用不透光金属材料制作存储电容的另一电极，即该存储电容为两层结构，两层的相对面积决定了存储电容的电容量；其中，ITO像素电极可以透光，而金属材料不透光。

发明人发现现有技术中至少存在如下问题：现有的两层结构的存储电容中，不透光金属材料电极的面积需要较大以保证存储电容两电极的相对面积（从而保证电容量），这会对开口率造成一定程度的影响。

实用新型内容

本实用新型所要解决的技术问题包括，针对现有的像素单元的存储电容的面积较大，导致开口率下降的问题，提供一种存储电容面积减小，开口率高的像素单元、阵列基板及显示装置。

解决本实用新型技术问题所采用的技术方案是一种像素单元，包括存储电容，所述存储电容包括第一电极和第二电极；所述第一电极包括相互电连接的多个层结构，所述第二电极包括相互电连接的多个层结构，两电极的各层结构交替设置在不同层，所有层结构至少部分重叠，且第一电极与第二电极的结构的层数相等；所述存储电容在远离基底的方向上的最顶层结构为像素单元的像素电极。

本实用新型的像素单元的存储电容采用多层结构，进而在保证存储电容的两个电极的总相对面积不变（即电容量不变）的情况下减小了存储电容的面积（即在基底上占据的面积，也就是不透光的面积），故其可以有效的提高像素单元的开口率。

优选的是，在远离基底的方向上，所述存储电容依次包括第一层结构、第二层结构、第三层结构、第四层结构，所述四层结构至少部分重叠；

所述存储电容的第四层结构即为像素单元的像素电极，且与存储电容的第二层结构电连接，构成存储电容的第一电极；

所述存储电容的第一层结构与第三层结构电连接，构成存储电容的第二电极。

进一步优选的是，上述像素单元还包括顶栅结构的薄膜晶体管；

所述薄膜晶体管的有源区与存储电容的第一层结构设于同一层中，第一绝缘层覆盖薄膜晶体管的有源区与存储电容的第一层结构；

所述薄膜晶体管的栅极与存储电容的第二层结构设于第一绝缘层上，第二绝缘层覆盖薄膜晶体管的栅极与存储电容的第二层结构；

所述薄膜晶体管的源极、漏极以及存储电容的第三层结构设于第二绝缘层上，第三绝缘层覆盖薄膜晶体管的源极、漏极以及存储电容的第三层结构，其中，

所述存储电容的第一层结构与第三层结构间通过贯穿第一绝缘层和第二绝缘层中的过孔电连接；

所述像素电极设于第三绝缘层上，其中，

所述像素电极与存储电容的第二层结构间通过贯穿第二绝缘层和第三绝缘层中的过孔电连接。

更进一步优选的是，所述薄膜晶体管的有源区的材料为金属氧化物半导体。

更进一步优选的是，所述存储电容的第一层结构包括与薄膜晶体管有源区同步形成的金属氧化物半导体层，所述第一层结构的金属氧化物半导体层上设有金属层。

再进一步优选的是，所述金属层由钼、铜、铝、钨中的至少一种制成。

解决本实用新型技术问题所采用的技术方案是一种阵列基板，所述阵列基板包括上述像素单元。

由于该阵列基板包括上述像素单元，故其开口率高。

解决本实用新型技术问题所采用的技术方案是一种显示装置，所述显示装置包括上述阵列基板。

由于该显示装置包括上述阵列基板，故其画面效果更好。

附图说明

图1为本实用新型的实施例1、2、3、4的像素单元的结构示意图；

图2a为本实用新型的实施例4的形成像素单元的存储电容的第一层结构步骤1011意图；

图2b为本实用新型的实施例4的形成像素单元的存储电容的第一层结构步骤1012示意图；

图2c为本实用新型的实施例4的形成像素单元的存储电容的第一层结构步骤1013示意图；