[实用新型]测试系统

说明书

技术领域

本实用新型涉及用于硅通孔(TSV)的电测试的改进系统。 

背景技术

在电子集成电路的电连接领域中，对所谓的硅通孔(下文简称为“通孔”)的使用是已知的，即，穿过半导体材料(尤其是硅)的裸片或者晶片(在其中提供了电子集成电路)垂直延伸的导电材料的互连，从而实现被集成在裸片/晶片结构的各层处的电路元件的、相互的以及可能对至少另一个外部元件的电连接，该外部元件耦合至相同裸片/晶片的外表面。通孔穿过裸片/晶片以及对应的衬底垂直延伸，并且在制造工艺结束时(即处于最终使用形式时)，可能经由设计为容纳裸片/晶片的封装，可以从被设计用于连接至外部电子设备或系统(在堆叠结构的情形下，该外部设备/系统可能包括更多裸片/晶片)的裸片/晶片的外表面访问该通孔。一般而言，通孔在侧部并且在底部由电绝缘区域(例如由电介质材料制成)绝缘，就此而言，通孔与它们穿越的衬底电绝缘，从而以此方式防止或者至少限制朝着衬底的漏电流的存在。 

用于制造通孔的工艺具有一些关键方面，例如由于通孔的小尺寸(甚至小于10微米)，通孔的高数目(由于即使在单个裸片内也可以提供数以百计的通孔)，以及裸片/晶片内的高的凹陷深度。因此，并且还鉴于由通孔实现的电互连的性质，要求对它们的正确操作的测试(优选在集成电路的制造工艺结束之前)，尤其是验证向通过通孔流通的电流提供的路径的电阻，以及例如关于衬底的可能的损耗和寄生现象的存在。 

在以本申请人的名义提交的第WO2011/101393A1号专利申请 中，已经描述了一种用于在半导体材料(尤其是硅)的裸片或晶片的衬底内集成的至少一个通孔的电测试的系统，该申请构思了微电子掩埋结构在衬底内的集成，微电子掩埋结构电耦合至通孔以生成导电路径，并且因而实现至少一个电学量或者与其关联的参数的检测。 

图1中示意性地示出了该系统并且该系统由1整体标出，其示出了本体2的一部分，本体2包括诸如硅之类的半导体材料(除此之外，还有其它一些材料，诸如绝缘材料、金属等，这对本领域技术人员来说将是明显的)。本体2可以相当于集成多个裸片的晶片或者一个裸片，裸片是相同晶片的锯切操作的结果。 

本体2包括：衬底3，可能为复合型(诸如由设置在彼此之上的层组成的衬底，例如SOI-绝缘体上硅)，其具有第一类型掺杂(例如P掺杂)，并且具有顶表面3a，在与顶表面3a对应的位置提供被测试的至少一个集成电路4(所谓的DUT-被测试器件；这里其示意性地表示为包括MOS晶体管)，以及与顶表面3a相对的底表面3b；以及多层5，由将一层或者多层导电材料(例如金属，即所谓的金属化层)分开的一层或者多层绝缘材料组成，该一层或者多层导电材料通过过孔相互连接并且在顶表面3a上设置在彼此之上。集成电路4可以至少部分地形成在多层5内；例如，集成电路4的MOS晶体管的栅氧化层区域可以限定在多层5的第一绝缘层中，而对应的栅区域限定在相同多层5的第一导电层中。接触焊盘6布置在多层5的外表面5a(和与衬底3的顶表面3a接触的表面相对)上以实现从外部对集成电路4的电访问。 

此外，由10整体标出的至少一个通孔存在于本体2内并且包括导电互连，该导电互连穿过衬底3的至少一部分垂直延伸并且可能穿过多层5的一个或者多个绝缘层和/或导电层，以此方式实现集成电路4的部件和/或导电层和/或朝向衬底3的背部(并且朝向底表面3b，其中还可以提供形式例如为导电焊区或者凸块的合适的接触元件以用于电连接至外界)的接触焊盘6之间的电连接。 

具体而言，通孔10具有顶端10a(在此形成与集成电路4和/或金属化层和/或接触焊盘6的电接触)和底端10b(绝缘并“嵌入”在晶片2的衬底3内)，在其所谓的体区中，底端10b由给定厚度的材料的一部分与衬底3的底表面3b分开。底端10b可能可以通过去除衬底的一部分从外部可访问，去除衬底的该部分使用制造工艺的最终一些步骤(可能在通孔10的电测试之后)从其底表面3b开始。具体地，通孔10由导电区域11(例如由诸如铜或者铝之类的金属材料制成)构成，金属材料构成其中央核心并且在侧部由绝缘区域12(例如由二氧化硅制成)围绕，以此方式在侧部与衬底3电绝缘。