[实用新型]用于具有嵌入式同步信息的信号的接收机电路

权利要求书

1.一种调谐器电路(320)，其特征在于，包括：

模拟接收机(322)，所述模拟接收机(322)具有用于接收包含嵌入式同步信号的射频(RF)信号的输入以及响应于所述RF信号提供中频(IF)信号的输出；

耦合至所述模拟接收机(322)的数字信号处理器(324)，用于响应于所述IF信号提供经处理的IF信号并响应于检测出所述IF信号中的同步脉冲而提供检测出的同步信号；以及

耦合于所述数字信号处理器(344)的延迟校正电路(350)，用于响应于所述检测出的同步信号提供延迟校正的同步信号。

2.如权利要求1所述的调谐器电路(320)，其特征在于，所述RF信号包括RF电视信号，而所述延迟校正的同步信号包括延迟校正的水平同步信号。

3.如权利要求2所述的调谐器电路(320)，其特征在于，所述延迟校正电路(350)通过将水平扫描速率和所述数字信号处理器(324)的处理延迟两者考虑在内来提供所述延迟校正的水平同步信号。

4.如权利要求3所述的调谐器电路(320)，其特征在于，所述延迟校正电路(350)包括：

处理器（354）；以及

用于存储指令的存储器(360)，所述指令当由所述处理器(354)执行时，使所述延迟校正电路(350)通过将所述水平扫描速率和所述数字信号处理器(324)的所述处理延迟考虑在内来提供所述延迟校正的水平同步信号。

5.如权利要求4所述的调谐器电路(320)，其特征在于，所述延迟校正电路(350)还包括：

通用输入/输出(GPIO)接口(352)，用于提供所述延迟校正的水平同步信号。

6.如权利要求4所述的调谐器电路(320)，其特征在于，所述存储器(360)还包括：

实现为用于存储所述指令的非易失性存储器的嵌入式固件部分(362)。

7.一种电视调谐器电路(320)，其特征在于，包括：

模拟接收机(322)，其具有用于接收包含水平同步信号的射频(RF)电视信号的输入以及响应于由调谐输入指示的所述RF电视信号的信道的解码而提供中频(IF)信号的输出；

数字信号处理器(324)，所述数字信号处理器(324)具有：耦合至所述模拟接收机(322)的所述输出的输入；响应于所述IF信号提供经处理的IF信号的第一输出；以及响应于检测所述IF信号中的水平同步脉冲提供检测出的水平同步信号的第二输出；

输出接口(326)，所述输出接口(326)具有：耦合至所述数字信号处理器(324)的所述第一输出的输入；以及提供经处理的电视信号的输出；以及

延迟校正电路(350)，所述延迟校正电路(350)具有：耦合至所述数字信号处理器(324)的所述第二输出的输入；以及响应于所述检测出的水平同步信号提供延迟校正的水平同步信号的输出。

8.如权利要求7所述的电视调谐器电路(320)，其特征在于，所述输出接口(326)进一步具有第二输出，所述第二输出提供与所述经处理的电视信号对应的音频信号。

9.如权利要求7所述的电视调谐器电路(320)，其特征在于，所述模拟接收机(322)、所述数字信号处理器(324)、所述输出接口(326)以及所述延迟校正电路(350)被组合在集成电路上。

10.如权利要求7所述的电视调谐器电路(320)，其特征在于，所述延迟校正电路(350)通过将水平扫描速率和所述数字信号处理器(324)的处理延迟两者考虑在内来提供所述延迟校正的水平同步信号。

11.如权利要求10所述的电视调谐器电路(320)，其特征在于，所述延迟校正电路(350)包括：

处理器（354）；以及

用于存储指令的存储器(360)，所述指令当由所述处理器(354)执行时，使所述延迟校正电路(350)通过将所述水平扫描速率和所述数字信号处理器(324)的所述处理延迟考虑在内来提供所述延迟校正的水平同步信号。

12.如权利要求11所述的电视调谐器电路(320)，其特征在于，所述存储器(360)还包括：

实现为用于存储所述指令的非易失性存储器的嵌入式固件部分(362)。