[实用新型]一种具备驱动脉冲调节功能的功率管驱动装置

权利要求书

1.一种具备驱动脉冲调节功能的功率管驱动装置，包括驱动电路，所述驱动电路连接功率管的栅极以控制所述功率管的通断，其特征在于，所述功率管驱动装置还包括：

最小导通时间处理模块、最大导通时间处理模块、最小关断时间处理模块及导通时间偏差处理模块；

所述最小导通时间处理模块的输入端接入驱动脉冲信号，所述最小导通时间处理模块接收所述驱动脉冲信号，判断所述驱动脉冲信号的高电平宽度是否小于最小导通时间间隔，是，则将所述高电平宽度调整为所述最小导通时间间隔，否，则正常输出所述驱动脉冲信号；

所述最大导通时间处理模块的输入端连接所述最小导通时间处理模块的输出端，所述最大导通时间处理模块判断所述最小导通时间处理模块输出的驱动脉冲信号的高电平宽度是否大于最大导通时间间隔，是，则将所述最小导通时间模块输出的驱动脉冲信号的高电平宽度调整为所述最大导通时间间隔，否，则将正常输出所述最小导通时间模块输出的驱动脉冲信号；

所述最小关断时间处理模块的输入端连接所述最大导通时间处理模块的输出端，所述最小关断时间处理模块判断所述最大导通时间处理模块输出的驱动脉冲信号的低电平宽度是否小于最小关断时间间隔，是，则将所述最大导通时间处理模块输出的驱动脉冲信号中后续周期的高电平调整为低电平直至所述低电平宽度不小于所述最小关断时间间隔，否，则正常输出所述最大导通时间处理模块输出的驱动脉冲信号；

所述导通时间偏差处理模块的输入端连接所述最小关断时间处理模块的输出端，所述导通时间偏差处理模块判断所述最小关断时间处理模块输出的驱动脉冲信号中相邻两个周期内的高电平宽度差值是否大于导通时间偏差阈值，是，则输出低电平控制所述驱动电路关断功率管，否，则正常输出所述最小关断时间处理模块输出的驱动脉冲信号至所述驱动电路。

2.如权利要求1所述的功率管驱动装置，其特征在于，所述最小导通时间处理模块包括：

D触发器U1、D触发器U2、反相器U3、与门U4、反相器U5、与门U6、电流源I1、PMOS管Q1、NMOS管Q2、电容C1、比较器U7及第一基准电压源；

所述D触发器U1的触发端与所述D触发器U2的触发端及所述反相器U3的输入端的共接点为所述最小导通时间处理模块的输入端，所述D触发器U1的输入端与所述D触发器U2的输入端及所述电流源I1的输入端均接入高电平，所述D触发器U2的反相复位端和负输出端空接，所述D触发器U1的正输出端空接,所述与门U4的第一输入端与所述PMOS管Q1的栅极以及所述NMOS管Q2的栅极共接于所述D触发器U1的负输出端，所述与门U4的第二输入端连接所述反相器U3的输出端，所述反相器U5的输入端和输出端分别连接所述与门U4的输出端和所述与门U6的第一输入端，所述与门U6的第二输入端连接所述D触发器U2的正输出端，所述与门U6的输出端为所述最小导通时间处理模块的输出端，所述PMOS管Q1的源极连接所述电流源I1的输出端，所述PMOS管Q1的漏极与所述NMOS管Q2的漏极以及所述电容C1的第一端共接于所述比较器U7的反相输入端，所述NMOS管Q2的源极与所述电容C1的第二端共接于地，所述比较器U7的同相输入端和输出端分别连接所述第一基准电压源和所述D触发器U1的反相复位端。

3.如权利要求1所述的功率管驱动装置，其特征在于，所述最大导通时间处理模块包括：

反相器U8、PMOS管Q3、NMOS管Q4、电流源I2、电容C2、第二基准电压源、比较器U9、RS触发器U10、反相器U11及与门U12；

所述反相器U8的输入端与所述RS触发器U10的第二输入端及所述与门U12的第二输入端的共接点为所述最大导通时间处理模块的输入端，所述PMOS管Q3的栅极与所述NMOS管Q4的栅极共接于所述反相器U8的输出端，所述PMOS管Q3的源极连接所述电流源I2的输出端，所述电流源I2的输入端接入高电平，所述PMOS管Q3的漏极与所述NMOS管Q4的漏极以及所述电容C2的第一端共接于所述比较器U9的反相输入端，所述电容C2的第二端与所述NMOS管Q4的源极共接于地，所述比较器U9的同相输入端和输出端分别连接所述第二基准电压源和所述RS触发器U10的第一输入端，所述RS触发器U10的负输出端空接，所述反相器U11的输入端和输出端分别连接所述RS触发器U10的正输出端和所述与门U12的第一输入端，所述与门U12的输出端为所述最大导通时间处理模块的输出端。