[发明专利]制造半导体器件的方法

说明书

优先权要求

本申请是2012年11月21日提交的美国专利申请No.13/682,995的部分继续申请(CIP)，在此通过引用整体并入所述申请的内容。

技术领域

本发明的实施例涉及一种制造半导体器件的方法，尤其是涉及一种制造具有多个半导体台面的场效应半导体器件的方法。

背景技术

半导体晶体管，尤其是场效应控制的开关器件，诸如结型场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)，已经用于多种应用，包括但不限于用作电源和功率转换器、电动汽车、空气调节器、甚至立体声系统中的开关。由于结构效率和低的导通电阻R_on，广泛使用垂直沟槽MOSFET，尤其是在功率应用中。

几个半导体概念使用一系列薄沟槽和半导体台面或半导体薄片。例如，垂直沟槽MOSFET的一种配置是所谓的TEDFET(沟槽延伸漏极场效应晶体管)，与传统MOSFET相比，所述TEDFET通过另外通过漂移控制区控制漂移区中的导电率而允许改善的电压阻断能力和导通电阻Ron的去耦合，所述漂移控制区通过形成在沿漂移区垂直延伸的沟槽中的累积电介质而与漂移区分离。另一个示例是多栅场效应晶体管(MuGFET)，例如FinFET，其是可以建立在SOI(绝缘体上硅)衬底上的双栅晶体管且由被形成该场效应晶体管的体区的薄硅“翼”包围的导电沟道表征。

形成深入半导体材料延伸的高质量累积电介质例如对于具有更高阻断能力的功率TEDFET，可能变得复杂，特别是对于半导体台面和具有更高深宽比和小间距的插入沟槽。由于具有高深宽比的半导体台面的减小的机械稳定性，例如在漂洗和干燥的注入、光刻或湿法化学刻蚀工艺期间或由于振动使半导体台面偏斜的风险增加。偏斜可能导致相邻半导体台面的粘附，例如由于毛细力。此外，薄台面甚至可能会折断。这些风险可通过替换作为溶剂的水，例如通过使用异丙醇来被减小。可是，该方法不能分别满足深垂直沟槽和深入半导体材料延伸的薄电介质。使用更厚的台面需要更大的面积并且由此增加了成本。

因此，需要改进具有多个半导体台面的半导体器件的制造方法。

发明内容

根据形成半导体器件的方法的实施例，该方法包括：提供包括上表面和延伸至上表面的多个半导体台面的晶片，该多个半导体台面中相邻的半导体台面对通过从上表面延伸至晶片中的至少一个沟槽和布置在沟槽侧壁上的非半导体区域而彼此分离；形成由第一材料制成的第一支撑结构并且在上表面处邻接该多个半导体台面使得相邻的半导体台面对通过第一支撑结构被桥接；形成由第二材料制成的第二支撑结构并且在上表面处邻接该多个半导体台面使得相邻的半导体台面对通过第二支撑结构被桥接；去除该第一支撑结构；以及至少部分地去除第二支撑结构。第二材料不同于第一材料。

根据形成TEDFET的方法的实施例，该方法包括：提供具有上表面和延伸至上表面的半导体层的晶片。从上表面进入半导体层刻蚀宽沟槽以形成具有侧壁的第一半导体台面；在第一半导体台面的侧壁上形成牺牲氧化层；执行选择性外延生长工艺以在相邻牺牲氧化层之间的宽沟槽中形成第二半导体台面；在上表面上形成可氧化材料的第一支撑结构使得相邻的第一和第二半导体台面对通过第一支撑结构被桥接；去除牺牲氧化层以暴露第一和第二半导体台面的侧壁；在上表面上形成不可氧化材料的第二支撑结构使得相邻的第一和第二半导体台面对通过第二支撑结构被桥接；热氧化至少第一和第二半导体台面的侧壁；以及至少部分地去除第二支撑结构。

根据形成半导体器件的方法的实施例，该方法包括：提供具有上表面和多个半导体台面的晶片，该多个半导体台面延伸至上表面并靠近上表面且在基本上与上表面正交的截面中彼此间隔开；在上表面处形成第一材料的并邻接该多个半导体台面的第一支撑结构使得相邻的半导体台面对通过第一支撑结构被桥接以及第一支撑结构基本上仅布置在上表面上方；在上表面处形成第二材料的第二支撑结构并邻接该多个半导体台面使得相邻的半导体台面对通过第二支撑结构被桥接以及第二支撑结构基本上仅布置在上表面上方；处理该多个半导体台面中的至少一个的侧壁；去除该第一支撑结构；以及至少部分地去除第二支撑结构。第二材料不同于第一材料。

根据形成半导体器件的方法的实施例，该方法包括：在半导体衬底中形成延伸至上面的多个半导体台面使得相邻半导体台面通过基本上空的沟槽和基本上被可相对于半导体台面选择性刻蚀的牺牲层所填充的沟槽中的一个来彼此间隔开；形成机械地连接半导体台面的支撑结构；以及从上面处理半导体衬底同时半导体台面通过该支撑结构被机械地连接。