[发明专利]可控硅静电保护器件及其形成方法

说明书

技术领域

本发明涉及集成电路静电保护电路设计领域，特别涉及一种可控硅静电保护器件及其形成方法。

背景技术

在集成电路芯片的制作和应用中，随着超大规模集成电路工艺技术的不断提高，目前的CMOS集成电路制作技术已经进入深亚微米阶段，MOS器件的尺寸不断缩小，栅氧化层的厚度越来越薄，MOS器件耐压能力显著下降，静电放电（Electrostatic Discharge，ESD）对集成电路的危害变得越来越显著。因此，对集成电路进行ESD的保护也变得尤为重要。

为了加强对静电的防护能力，大都在芯片的输入输出接口端（I/O pad）连接静电保护电路，静电保护电路是为芯片中的内部电路提供静电电流的放电路径，以避免静电将内部电路击穿。

可控硅整流器件（Silicon-Controlled Rectifier，SCR）又被称为晶闸管是经常使用于静电保护器件（ESD），其特点在于，晶闸管的阴极与阳极之间在正常情况下并不能导通，而需要在控制极上加入正向触发脉冲，一旦晶闸管导通形成稳定电流后，即使撤除控制极上的外置电压也能够持续导通，直至阴极与阳极之间的电流小于维持导通的最小电流（称为维持电流），晶闸管才会自行关断。

如图1所示，为一种典型的ESD静电保护电路的电路原理图，待保护器件4通过静电释放端3释放自身静电电荷，第一晶闸管1以及第二晶闸管2可以采用相同规格的双向晶闸管，其中第一晶闸管1的阳极与高位电源线Vdd连接，阴极与静电释放端3连接；第二晶闸管2的阳极与静电释放端3连接，而阴极与低位电源线Vss连接。因此无论静电释放端3上的电势位如何，均可以经由两个晶闸管向高位电源线Vdd或者低位电源线Vss释放静电电荷。

所述第一晶闸管1以及第二晶闸管2中，阳极、阴极仅仅表示晶闸管的输入输出电极，而并不限定晶闸管中的电流流向。此外在电路正常工作时一般将低位电源线Vss接地，以便固定电势位。

再如图1所示，根据静电释放时，不同电势位的静电释放端3向高位电源线Vdd以及低位电源线Vss的电流流向不同，所述双向晶闸管可以定义出四种工作模式，其中第一晶闸管1工作于ND或者PD模式，而第二晶闸管2工作于PS或者NS模式。

图2提供了一种现有的可控硅静电保护器件的剖面结构，包括：

P型衬底100；位于P型衬底100内且相邻的N阱101以及P阱102；位于N阱101表面的第一N+型注入区201、第一P+型注入区202；位于P阱102表面的第二N+型注入区204、第二P+型注入区205；横跨于N阱101以及P阱102表面的N+型连接区203；上述各注入区以及连接区之间通过浅沟槽隔离（STI）109绝缘隔离。其中第一N+型注入区201与第一P+型注入区202相连接作为晶闸管的阳极；第二N+型注入区204作为晶闸管的阴极；而第二P+型注入区205接地。当应用于图1所示ESD保护电路时，可以将第二P+型注入区205与低位电压源Vss连接。

图3为上述可控硅静电保护器件的等效电路图，结合图3以及图2所示，N阱101、P阱102以及第二N+型注入区204构成NPN型三极管T2，其中根据注入浓度的差异可知，P阱102与第二N+型注入区204构成的PN结为发射极；同理第一P+型注入区202、N阱101以及P阱102构成PNP型三极管T1，其中根据注入浓度差异可推断，第一P+型注入区202与N阱101构成的PN界面为发射极。由于相邻的同掺杂类型的区域之间可以视为电连接，因此所述晶闸管的等效电路连接如下：NPN型三极管T2的发射极连接晶闸管的阴极，基极连接PNP型三极管T1的集电极；而集电极经由N阱101的等效电阻Rnwell连接晶闸管的阳极；同时PNP型三极管T1的基极连接NPN型三极管T2的集电极，发射极连接晶闸管的阳极，集电极经由P阱102的等效电阻Rpwell连接地。NPN型三极管T2与PNP型三极管T1构成了典型的晶闸管结构。在阳极与阴极之间外加正向偏置电压并超过触发值，所述偏置电压需在N阱以及P阱间形成反向击穿电流，从而才能够在晶闸管中形成稳定电流，而无需另行设置控制极。

但是现有的可控硅静电保护器件的性能仍有待提高。

发明内容

本发明解决的问题是提高静电保护器件的性能。