[发明专利]锁相回路和相位数字转换器

权利要求书

1.一种锁相回路，包括：

相位检测器，生成表示基准相位信号与反馈相位信号之间的差的控制信号；

多个DQ触发器，响应于所述控制信号，每个DQ触发器在所述控制信号的频率的几分之一的频率下生成时钟信号；以及

多相振荡器，响应于所述时钟信号而生成用于提供分数相位信号的多个多相信号，所述多相振荡器是环形行波振荡器。

2.如权利要求1所述的锁相回路，所述环形行波振荡器包括多个电容器，所述多个电容器中的每一个电容器在所述环形行波振荡器中的行波的零交叉被所述多个DQ触发器中的一个DQ触发器激活。

3.如权利要求2所述的锁相回路，还包括：

串联转并联单元，从所述相位检测器接收所述控制信号，并生成多个频率被降低的信号，

所述多个频率被降低的信号中的每一个频率被降低的信号被传送给所述多个DQ触发器中的一个DQ触发器。

4.如权利要求1所述的锁相回路，还包括分数相位查询表，

所述分数相位查询表包括：用于环形行波振荡器中的顺时针方向的旋转波的第一查询表、和用于环形行波振荡器中的逆时针方向的旋转波的第二查询表，所述分数相位查询表响应于所述多个多相信号而生成所述分数相位信号。

5.如权利要求2所述的锁相回路，还包括：

行波方向确定单元，与所述环形行波振荡器相连接，用于确定所述环形行波振荡器中的所述行波是沿顺时针方向旋转还是沿逆时针方向旋转。

6.如权利要求1所述的锁相回路，还包括：

N分频电路，从所述环形行波振荡器接收所述多个多相信号中的一个多相信号，并生成第一数字相位指示信号和第二数字相位指示信号。

7.如权利要求6所述的锁相回路，还包括：

快速计数单元，接收所述第一数字相位指示信号和所述第二数字相位指示信号，并生成快速计数信号；

累加器，接收所述第二数字相位指示信号，并生成累加信号；以及

时基重整单元，接收所述分数相位信号、所述快速计数信号以及所述累加信号，以生成所述反馈相位信号。

8.如权利要求1所述的锁相回路，还包括：

分频器，接收环形行波振荡器的输出信号，并对该输出信号进行分频，以生成分频后的信号；以及

复用器，接收所述环形行波振荡器的输出信号和所述分频后的信号，并选择所述输出信号或所述分频后的信号。

9.一种锁相回路，包括：

相位检测器，生成表示基准相位信号与分数相位信号之间的差的控制信号；以及

多相振荡器，响应于所述控制信号而生成多个多相信号，所述多相振荡器是环形行波振荡器；

N分频电路，从所述多相振荡器接收所述多个多相信号中的一个多相信号，并生成第一数字相位指示信号和第二数字相位指示信号；以及

快速计数单元，接收所述第一数字相位指示信号和所述第二数字相位指示信号，生成快速计数信号。

10.如权利要求9所述的锁相回路，还包括：

累加器，接收所述第二数字相位指示信号，生成累加信号；以及

时基重整单元，接收所述分数相位信号、所述快速计数信号以及所述累加信号，生成反馈相位信号。

11.如权利要求9所述的锁相回路，

所述环形行波振荡器包括多个电容器，所述多个电容器中的每一个电容器在所述环形行波振荡器中的行波的零交叉被激活。

12.如权利要求11所述的锁相回路，还包括

多个DQ触发器；

串联转并联单元，从所述相位检测器接收所述控制信号，且并行地生成多个频率被降低的控制信号，以激活所述多个DQ触发器，所述多个DQ触发器中的每一个DQ触发器激活所述多个电容器中的一个电容器。

13.如权利要求9所述的锁相回路，还包括：

分频器，接收环形行波振荡器的输出信号，对该输出信号进行分频，以生成分频后的信号；以及

复用器，接收所述环形行波振荡器的输出信号和所述分频后的信号，选择所述输出信号或所述分频后的信号。