[发明专利]一种高压电路版图设计结构

说明书

技术领域

本发明涉及一种集成电路，更具体地说，本发明涉及一种高压电路版图设计结构。

背景技术

集成电路和集成器件被广泛应用在现代电子电路中。高压集成电路(如高端门极驱动器、高端功率开关管、离线传感器、电平移位器等等)具有浮(floating)的结构。通常，这些高压电路被放置在一个阱内，并作为公共的参考节点。

但是在某些时候，共享一个阱不大可行。如果高压电路间没有被适当地彼此隔离，可能发生某些寄生器件(如少子注入)的相互干扰。这将导致低效参数故障，甚至可能破坏锁定。

在某些情况下，高压浮电路被彼此隔离，以消除邻近电路间的相互干扰。但这些阱之间的相对电势需要彼此相互跟随。

发明内容

因此本发明的目的在于解决现有技术的上述技术问题，提出一种改进的高压电路版图设计结构。

根据上述目的，本发明提出了一种高压电路版图设计结构，包括：P型衬底；形成在所述P型衬底上的第一N型阱、第二N型阱和第三N型阱；形成在所述P型衬底上具有第一宽度的第一P型阱，所述第一P型阱形成在第一N型阱和第二N型阱之间，所述第一宽度取决于第一N型阱和第二N型阱间的穿通电压；形成在所述P型衬底上具有第二宽度的第二P型阱，所述第二P型阱形成在第二N型阱和第三N型阱之间，所述第二宽度取决于第二N型阱和第三N型阱间的穿通电压。

根据本发明的实施例，其中每个N型阱经由N型掩埋层耦接至所述P型衬底。

根据本发明的实施例，其中所述高压电路版图设计结构还包括：形成在第一N型阱上但不与第一N型阱直接连接的第一高板多晶硅电阻；形成在第二N型阱上但不与第二N型阱直接连接的第二高板多晶硅电阻；以及形成在第三N型阱上但不与第三N型阱直接连接的第三高板多晶硅电阻。

根据本发明的实施例，其中所述高压电路版图设计结构还包括：邻近第一N型阱的N型漂移区；附着于所述N型漂移区的N型阱；以及一系列设置在第一N型阱和漂移区的边沿的重掺杂N型区、接触点以及第一金属层。

根据本发明的实施例，其中所述高压电路版图设计结构还包括：形成在第一N型阱内的第三P型阱和第四N型阱，所述第三P型阱和第四N型阱具有油炸圈形状。

根据本发明的实施例，其中所述高压电路版图设计结构还包括：与第一N型阱和第二N型阱接触的金属层，以形成第一肖特基二极管和第二肖特基二极管。

根据本发明的实施例，其中第三N型阱被第二N型阱环绕。

根据本发明的实施例，其中第二N型阱和第三N型阱形成在第一N型阱内。

根据本发明的实施例，其中所述高压电路版图设计结构还包括：形成在第二N型阱上的焊盘入口，以使所述高压电路版图设计结构耦接至外部。

根据本发明的实施例，其中所述第一P型阱具有耦接至第一肖特基二极管阳极和第二肖特基二极管阳极的的重掺杂P型区，以形成欧姆接触。

根据本发明各方面的上述高压电路版图设计结构实现了高压电路间的阱间隔离和各高压阱间的电压跟踪。

附图说明

图1示意性地示出了根据本发明一实施例的高压电路版图设计结构100的剖面图；

图2示意性地示出了根据本发明另一实施例的高压电路版图设计结构200的剖面图；

图3示意性地示出了根据本发明一实施例的图1和图2所示高压电路版图设计结构中阱间耗尽层的夹断效应图；

图4示意性地示出了用高板多晶硅电阻来检测未知电压源的电压检测电路图；

图5示意性地示出了根据本发明一实施例的图1所示高压电路版图设计结构的俯视图；

图6示意性地示出了根据本发明又一实施例的图1所示高压电路版图设计结构的俯视图；

图7示意性地示出了根据本发明又一实施例的图1所示高压电路版图设计结构的俯视图；

图8示意性地示出了根据本发明又一实施例的形成在P型衬底上的高压电路版图设计结构的剖视图。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。