[发明专利]一种半导体器件的制造方法有效

专利信息
申请号: 201310703905.0 申请日: 2013-12-19
公开(公告)号: CN104733372B 公开(公告)日: 2019-12-17
发明(设计)人: 周鸣 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/768 分类号: H01L21/768
代理公司: 11336 北京市磐华律师事务所 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体器件 制造 方法
【权利要求书】:

1.一种半导体器件的制造方法,包括:

提供半导体衬底,在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构,其中,所述硬掩膜层由自下而上层叠的三层不同材料层构成,所述三层材料层包括自下而上层叠的氮化硅硬掩膜层、金属硬掩膜层和氧化物硬掩膜层;

在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔;

在所述铜金属互连沟槽和通孔中填充铜金属互连层;

去除所述硬掩膜叠层结构。

2.根据权利要求1所述的方法,其特征在于,所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。

3.根据权利要求1所述的方法,其特征在于,所述氧化物硬掩膜层的构成材料包括SiO2或SiON,且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。

4.根据权利要求1所述的方法,其特征在于,形成所述铜金属互连沟槽和通孔的步骤包括:在所述硬掩膜层中形成用作所述沟槽的图案的第一开口,以露出所述缓冲层;在所述缓冲层和所述多孔低k介电层中形成用作所述通孔的图案的第二开口;以所述硬掩膜层为掩膜,同步蚀刻所述缓冲层和所述多孔低k介电层,以在所述多孔低k介电层中形成所述铜金属互连沟槽和通孔;对露出的所述氮化硅硬掩膜层实施回蚀刻处理,以扩大所述铜金属互连沟槽的上部开口部分,便于所述铜金属互连层填充的实施。

5.根据权利要求4所述的方法,其特征在于,在所述同步蚀刻结束之后,还包括去除通过所述铜金属互连通孔露出的蚀刻停止层以及实施蚀刻后处理的步骤。

6.根据权利要求4所述的方法,其特征在于,所述回蚀刻的工艺参数为:腐蚀液为磷酸或硫酸,磷酸和硫酸的浓度均为1%-60%重量百分比,温度为10-90℃。

7.根据权利要求1所述的方法,其特征在于,实施所述填充之前,还包括在所述铜金属互连沟槽和通孔的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。

8.根据权利要求1所述的方法,其特征在于,实施所述填充之后,还包括执行化学机械研磨去除所述硬掩膜叠层结构的步骤。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310703905.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top