[发明专利]硅通孔形成方法及半导体器件的对准结构

说明书

一种硅通孔形成方法及半导体器件的对准结构，所述半导体器件包括半导体衬底和位于所述半导体衬底上的层间介质层，所述层间介质层具有凹槽，所述半导体器件的对准结构包括：金属层，位于所述凹槽的内表面；隔离层，位于所述凹槽内且位于所述金属层表面，所述隔离层的上表面低于所述层间介质层的上表面。由于所述隔离层的上表面低于所述层间介质层的上表面，因此，所述半导体器件的对准结构能够被快速和准确地检测到。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种硅通孔形成方法及半导体器件的对准结构。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。MP3、移动电话、数码相机这些对存储要求越来越苛刻的产品，正寻求更小的封装尺寸和更高的存储密度。高端处理器也要求数据进出存储器的速度更快。为适应对性能和存储密度的要求，半导体产业已从2D封装转向电连接更短的3D封装。

硅通孔(Through Silicon Via，TSV)通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，硅通孔能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。

硅通孔与常规封装技术有一个明显的不同点，硅通孔的制作可以集成到制造工艺的不同阶段。具体地，根据硅通孔制作工艺所处的阶段不同，可以分为：前通孔(Via-first)工艺、中通孔(Via-middle)工艺和后通孔(Via-last)工艺三种。其中：Via-first是在制造CMOS之前的空白硅片上刻蚀制作出硅通孔；Via-middle是在制造CMOS之后，但在后段制程(Back End of Line，BEOL，主要指制造金属互连结构)之前，在晶圆上刻蚀制作出硅通孔；Via-last是在后段制程之后，再在减薄晶圆的背面刻蚀制作出硅通孔。

图1为现有一种Via-middle硅通孔形成方法形成的一种硅通孔示意图，从中可以看到，半导体衬底10上具有晶体管（未标注），所述晶体管被层间介质层11覆盖，而且层间介质层11被金属互连层12覆盖。金属互连层12与所述晶体管的栅极（未标注）之间通过金属插塞13a电连接。现有硅通孔包括贯穿层间介质层11且延伸到半导体衬底10内的导电柱15，导电柱15与层间介质层11和半导体衬底10之间被绝缘层14绝缘分隔。除此之外，在半导体衬底10上（且在层间介质层11中）还具有由金属层13b、氮化物层16和绝缘层17形成的对准结构，此对准结构通常在形成硅通孔的过程中同时形成，其中金属层13b位于层间介质层11，且金属层13b通常与金属插塞13a同时形成，绝缘层14和绝缘层17通常也同时形成。

上述现有硅通孔形成方法具有以下缺点：上述对准结构中，金属层13b、氮化物层16和绝缘层17具有齐平的表面，因此难以快速和精确地进行对准。

此外，现有金属互连层12与层间介质层11之间直接层叠，容易导致金属互连层12中的金属扩散到层间介质层11，对半导体器件的性能造成不利影响。现有硅通孔形成方法需要平坦化至暴露层间介质层11表面以露出导电柱15，层间介质层11在平坦化过程中易被平坦去除而难以准确停止。

为此，需要一种新的硅通孔形成方法及半导体器件的对准结构，以解决上述不利影响。

发明内容

本发明解决的问题是提供一种硅通孔形成方法及半导体器件的对准结构，以防止硅通孔形成后金属互连层与层间介质层之间发生金属扩散，同时使平坦化时容易准确停止，并且提高对准的准确率和效率。

为解决上述问题，本发明提供一种硅通孔形成方法，包括：

提供半导体衬底，所述半导体衬底功能区上具有晶体管和覆盖所述晶体管的层间介质层；