[发明专利]使用FPGA等效E2的方法和电路

说明书

技术领域

本发明涉及使用FPGA（Field Programmable Gate Array现场可编程逻辑门阵列）进行ASIC（Application Specific Intergrated Circuits专用集成电路）原型机验证以及使用FPGA作为仿真器载体的领域，特别是涉及一种用FPGA等效E2的方法。本发明还涉及一种用于FPGA上实现所述方法的硬件电路。

背景技术

在各种智能卡领域的ASIC设计阶段通常会需要使用FPGA作为原型机验证，各种芯片厂家也会基于FPGA平台制作与芯片功能一致的仿真器提供给客户开发应用程序。在智能卡芯片设计中经常用E2作为客户应用程序和数据的存储介质，由于在ASIC设计阶段的原型机验证和制作仿真器时很多情况下无法获得IP（intellectual property right知识产权）厂家的E2测试片，一般都使用等效的方案实现E2的各种操作功能。E2的主要功能是读、擦、写，其中读可以按任意地址操作，而一个擦/写动作需要被操作的E2地址在同一个页地址内进行，分为锁存数据和启动擦/写两个阶段实现。锁存阶段把数据暂存入E2的页缓存，擦/写时E2内部启动编程高压完成擦除、写入动作；通常使用时先擦除E2需要写入数据的地址内容然后写入数据，擦除后E2的数据根据E2设计定义成全1或者全0。写入则是根据擦除后的数据把0改成1（擦除后全0），或者1改成0（擦除后全1）。如果E2不经过擦除直接写入，操作后E2中的数据为E2写入数据与E2中原保存数据的位与或者位或（根据E2厂家设计规定）。另外，E2模块还会针对IP可测性具有BANK（块操作模式）、CHECK（奇偶页校验模式）、CHIP（片操作模式）等测试功能，即启动BANK、CHECK和CHIP操作后，对一个页内地址数据的擦、写操作会在此页内所属BANK、所有奇数、偶数页或者整个CHIP内实现。一般在原型机验证和仿真器中常见的等效E2功能的方法是使用商用的SRAM（Static RAM静态随机存储器）外挂在FPGA芯片外，在FPGA内部根据外挂SRAM时序，通过修改ASIC的E2控制器逻辑实现SRAM的读写时序来模拟E2功能。由于E2与SRAM操作时序的差异，造成完全等效E2功能困难。一般只对E2的读和擦、写进行等效，对于E2未擦除直接写入以及测试用的模式功能都不做等效。这样在原型机验证和仿真器使用时造成E2部分功能缺失，影响验证的覆盖率，给使用人员带来不便。

发明内容

本发明要解决的技术问题是提供一种使用FPGA等效E2的方法，能够模拟真实E2的操作结果；为此，本发明还要提供一种在FPGA上实现所述方法的电路。

为解决上述技术问题，本发明的使用FPGA等效E2的方法，所述E2即EEPROM（电可擦可编程只读存储器）；

用FPGA的BRAM（block memory块存储器）搭建一块第一双口RAM，模拟E2页锁存器功能；

用FPGA的BRAM搭建一块第二双口RAM，实现E2存储器功能；

用FPGA的逻辑，结合所述第一双口RAM和第二双口RAM实现等效E2的读、擦和写功能，并且实现包括BANK、CHECK、CHIP在内的为可测性设计（DFT）的特殊模式操作；

用同一个计数器电路产生所述第一双口RAM和第二双口RAM的地址信号、读信号和写信号，在一个时钟周期内，从所述第一双口RAM的读端口读出数据和从所述第二双口RAM的读端口读出数据，然后将读出的所述数据进行或运算或者进行与运算，将运算结果写入第二双口RAM的写端口，实现E2单写功能。

在FPGA上实施所述的电路，包括：

一E2状态机，根据E2控制器输入的控制信号，识别出E2的读、写、擦、BANK、CHECK和CHIP操作状态；

一页锁存器，用于缓存E2控制器锁存入E2的数据；

一RAM，与所述页锁存器相连接，用于等效EEPROM存储器，存储E2的数据；

一页计数器电路，与所述E2状态机、页锁存器和RAM相连接，在页擦除和页写入状态时产生RAM的地址、读信号和写信号以及页锁存器的地址和读信号；

一BANK计数器电路，与所述E2状态机、页锁存器和RAM相连接，在BANK擦除和写入状态时产生RAM的地址、读信号和写信号以及页锁存器的地址和读信号；

一CHIP计数器电路，与所述E2状态机、页锁存器和RAM相连接，在CHECK与CHIP的擦除和写入状态时产生RAM的地址、读信号和写信号以及页锁存器的地址和读信号。