[发明专利]一种带激光修调工艺的集成电路版图结构及集成芯片

说明书

技术领域

本发明属于集成电路设计领域，具体是指一种带激光修调工艺的集成电路版图结构及相应的集成电路芯片。

背景技术

 电阻的分压功能在模拟电路中应用广泛，一些电路对电压、电流精度要求很高，达到±10%以上。而电阻在采用集成电路工艺制造的过程中受到工艺参数波动的影响，精度常在±20%以下，严重的影响了电阻的电性能。为了消除电阻偏差给电路电性能参数带来的影响，集成芯片中采用金属熔丝与电阻网络并联的方法调整电阻值，当金属熔丝并联在电阻两端时，电阻被金属熔丝短路，电阻网络的电阻值不包含该段电阻，当采用激光熔断该金属熔丝时，该段电阻加入电阻网络，调整电阻网络总阻值。根据激光修调电阻熔丝的工艺特点，需要精心选择熔丝的金属材料，设计熔丝几何形状与大小，确保激光修调工艺可以有效熔断金属熔丝。熔丝金属汽化熔断以后还会产生金属溅射与残留，导致芯片出现可靠性问题。因此必须仔细选择各层材料，设计版图布局，以确保金属残留不会造成电路短路或对周边电路的性能产生影响。若集成电路版图设计不合理，在进行激光修调时，可能会因为熔丝无法熔断或者烧熔过度而影响周边电路性能。 

发明内容

为解决上述问题，本发明提供一种适合带激光修调工艺的集成电路版图结构。

为解决上述技术问题，本发明采用以下技术方案：

一种带激光修调工艺的集成电路版图结构，包括衬底以及设置在衬底上的第一金属层，所述第一金属层上设置可激光修调的熔丝图形, 第一金属层与衬底之间增设阱区，所述阱区嵌在衬底内，该阱区做浮空处理，不接任何电位。该结构可以避免熔丝残留导致短路的问题，熔丝熔断后残留物只会落在阱区以内，不会对其它电路产生影响。

优选的，所述集成电路版图结构还包括设置在阱区与第一金属层之间的硅化物阻止区SAB。

更优选的，与第一金属层相邻的上方或下方设置第二金属层，第二金属层及第一金属层电性连接，第二金属层用于设置熔丝与熔丝及熔丝与集成电路内其它电路的连接线路。 

更优选的，所述集成电路版图结构还包括嵌在衬底上的掺杂区，所述掺杂区包围硅化物阻止区SAB及阱区，第一金属层覆盖掺杂区。

更优选的，还包括用于对集成电路表面的钝化层进行开窗处理的开窗区，所述熔断区范围内设置为开窗区。

具体的方案为：所述第一金属层上设置多个熔丝图形，所述熔丝图形包括两个端头及熔断区；所述端头为边长为3-4微米的正方块，所述熔断区为长12-14微米、宽1-2微米的长方形；且各个熔丝图形之间至少保留9微米的间距。

另外，还需设置金属熔丝标识层，以使激光修调时能够准确快速的找到需熔断的熔丝。

本发明还申请保护依照上述的集成电路版图结构制作而成的集成电路芯片。

本发明具有以下显著效果：（1）本发明通过在集成电路版图设计中，在衬底上加入做浮空处理的阱区，容纳熔丝熔断后的残留物，有效避免熔丝残留导致短路而对其它电路产生影响。（2）并增设硅化物阻止区SAB实现最大程度的隔离熔断区对周边电路的影响，进一步提高采用激光修调工艺制作的集成电路芯片的良率。（3）配合熔丝制作的具体形状尺寸等设定及窗口的设定，提高芯片制作的质量与效率。

附图说明

附图1是本发明所述模拟集成电路版图结构示意图。

具体实施方式

为了便于本领域技术人员理解，下面将结合附图以及实施例对本发明进行进一步详细描述。

如图1所示，本发明所述的集成电路版图结构，包括衬底1以及依次设置在衬底1上的中部区域的阱区2、硅化物阻止区（SAB）3、第一金属层4、第二金属层5，另衬底1上在阱区2和硅化物阻止区3的外围设置掺杂区6, 掺杂区6嵌在衬底8内成环状包围阱区2和硅化物阻止区3；第一金属层4覆盖阱区2、硅化物阻止区3和掺杂区6。其中，第二金属层5及第一金属层4电性连接，第一金属层4上设置熔丝图形41，第二金属层5上设置熔丝与熔丝及熔丝与集成电路内其它电路的连接线路。 本实施例中, 第二金属层5设在第一金属层4的上方，实际中,也可设置在第一金属层4的下方。衬底1 实际上也是阱区，相对于阱区2衬底是深阱区，整个集成电路都建立在该衬底上。作为衬底的深阱区可以是P阱区也可以是N阱区,当衬底采用P阱区时嵌于其内的阱区2采用N阱区即可，当衬底采用N阱区时嵌于其内的阱区2采用P阱区即可。集成电路制作时，先制作作为衬底的深阱区，再在设定的位置进行额外的掺杂，制作成阱区2即可。