[发明专利]沟槽型肖特基器件结构及其制造方法

说明书

技术领域

本发明属于半导体领域，涉及一种沟槽型肖特基器件结构及其制造方法。

背景技术

功率肖特基器件是一种用于大电流整流的半导体两端器件,目前常用的功率肖特基器件由金属硅化物和低掺杂N型硅之间的肖特基结来制作,金属硅化物可以是铂硅化合物、钛硅化合物、镍硅化合物和铬硅化合物等。近年来，由于沟槽技术的发展，各种沟槽型结构被用于制作单元肖特基结构的漏电保护环，如常采用的沟槽型MOS结构等。沟槽型MOS结构的采用缩小了传统PN结保护环的面积，当器件所用芯片面积相同时，可以降低器件的正向导通压降。MOS结构栅下的绝缘层可以选用SiO₂、Si₃N₄和Al₂O₃等绝缘材料，由于SiO₂具有易制性，且能减少厚度以持续改善器件性能，所以用SiO₂作为绝缘电介质层最为普遍。从器件击穿电压和开关电容考虑，希望使用厚氧化层；但从工艺和成本考虑，使用厚氧化层要增加沟槽宽度，降低肖特基器件正向导通时的有效面积，从而增加正向导通电压和损耗；这一矛盾制约器件性价比优化。

根据k值的不同，把电介质分为高k(high-k)电介质和低k(low-k)电介质两类。介电常数k＞3.9时，判定为high-k；而k≤3.9时则为low-k,SiO₂介电常数k为3.9。

High-K电介质材料，是一种可取代二氧化硅作为栅介质的材料。它具备良好的绝缘属性，同时可在栅和硅底层通道之间产生较高的场效应，High-K电介质材料应满足如下要求：(1)与Si有良好的热稳定性；(2)始终是非晶态，以减少泄漏电流；(3)有大的带隙和高的势垒高度，以降低隧穿电流；(4)低缺陷态密度/固定电荷密度，以抑制器件表面迁移率退化。最有希望取代SiO₂栅介质的高K材料主要有两大类：氮化物和金属氧化物。

以氮化物Si₃N₄为例，Si₃N₄介电常数比SiO₂高，在相同的等效栅氧化层厚度下，Si₃N₄的物理厚度大于SiO₂，作栅介质时漏电流比SiO₂小几个数量级。但Si₃N₄具有难以克服的硬度和脆性，与Si直接接触是会因晶格失配二产生缺陷，导致表面态电荷密度增加。因此在选用Si₃N₄作为栅介质材料时，必须先在硅层上生长SiO₂层作为过渡层。

Low-K电介质材料，可以有效的降低器件电容，从而有利于改善器件开关性能。与SiO₂相比，low-k材料密度较低，热传导性能较差，热稳定性变坏。低k材料主要有：掺杂二氧化硅（SiOF、SiOC），有机聚合物和多孔材料。

从器件性能优化出发，要增加击穿电压和降低MOS电容，必须增加栅氧化层的厚度；但从工艺上讲，使用厚氧化层需要增加沟槽宽度，这就降低了器件正向导通的有效面积，从而会增加正向导通电压。上述矛盾制约了器件优化。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型肖特基器件结构及其制造方法，用于解决现有技术中不能有效控制肖特基反向漏电并降低正向导通压降的问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽型肖特基器件结构的制造方法，至少包括以下步骤：

1）提供一N型重掺杂的基板，在所述N型重掺杂的基板上形成一N型轻掺杂的硅外延层；

2）在所述N型轻掺杂的硅外延层中形成至少两个沟槽，在所述沟槽表面依次形成第一二氧化硅层、中间电介质层及第二二氧化硅层；

3）在所述沟槽中沉积高掺杂N型多晶硅层并去除所述沟槽外多余的高掺杂N型多晶硅层、第一二氧化硅层、中间电介质层及第二二氧化硅层直至露出所述N型轻掺杂的硅外延层表面；

4）在所述N型轻掺杂的硅外延层表面形成肖特基金属层，并采用热处理方法使得所述肖特基金属层与所述N型轻掺杂的硅外延层反应生成金属硅化物层；

5）在所述金属硅化物层表面形成正面电极层；在所述N型重掺杂的基板背面形成背面电极层。