[发明专利]SRAM存储单元阵列、SRAM存储器及其控制方法

说明书

技术领域

本发明涉及集成电路技术领域，具体地，涉及一种SRAM存储单元阵列、具有该SRAM存储单元阵列的SRAM存储器及该SRAM存储器的控制方法。

背景技术

随着数字集成电路的不断发展，片上集成的存储器已经成为数字系统中重要的组成部分。SRAM（Static Random Access Memory，静态随机存取存储器）以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分。SRAM只要为其供电即可保存数据，无需不断对其进行刷新。

SRAM整体结构可以划分为存储单元阵列和外围电路两部分。在SRAM中，存储单元是最基本、最重要的组成部分。阵列内包含的存储单元的数量和存储单元的稳定性是影响SRAM性能的两个重要因素。存储单元的数量越多，存储能力越高，SRAM芯片的尺寸越大。

但是SRAM芯片的尺寸增大与消费者对于便携的要求相违背。目前提出一种6T结构SRAM，以减少每个存储单元中的晶体管的数量。但是在6T结构SRAM中，数据存储节点通过传输晶体管直接连接到位线上，在读的过程中，由于传输晶体管与下拉晶体管之间的分压作用会使存储节点的数据受到干扰，此外，存储节点的数据也很容易受到外部噪声的影响从而可能导致逻辑错误，影响存储单元的稳定性。而8T结构的双端SRAM存储单元尽管提高了存储单元的稳定性，但与6T结构的SRAM存储单元相比，其晶体管的数量增加，存储单元阵列的尺寸也相应增加，不利于集成电路集成度的提高和芯片尺寸的小型化。

因此，有必要提出一种SRAM存储单元阵列、具有该SRAM存储单元阵列的SRAM存储器及该SRAM存储器的控制方法，以解决现有技术中存在的问题。

发明内容

根据本发明的一个方面，提供一种SRAM存储单元阵列。所述SRAM存储单元阵列包括：多条沿行方向排列的字线、沿列方向排列的位线对以及多个位于所述字线和所述位线对之间的存储单元，所述位线对包括第一位线和第二位线；第一读晶体管和第二读晶体管；以及第一读位线和第二读位线，所述第一读位线和所述第二读位线分别通过所述第一读晶体管和所述第二读晶体管连接至所述第一位线和所述第二位线。

优选地，所述第一读晶体管和所述第二读晶体管的栅极分别连接至所述第一位线和所述第二位线；所述第一读晶体管和所述第二读晶体管的漏极分别连接至所述第一读位线和所述第二读位线；所述第一读晶体管和所述第二读晶体管的源极接地。

优选地，所述第一读晶体管和所述第二读晶体管为NMOS晶体管。

优选地，所述存储单元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器连接在第一节点与第二节点之间，其中所述第一反相器的输入端与所述第二反相器的输出端连接至所述第一节点，所述第一反相器的输出端与所述第二反相器的输入端连接至所述第二节点；以及第一传输晶体管和第二传输晶体管，所述第一传输晶体管和所述第二传输晶体管的源极分别与所述第一节点和所述第二节点连接，漏极分别与所述位线对连接，栅极分别与所述多个字线中的对应者连接。

优选地，所述第一反相器包括第一上拉PMOS晶体管和第一下拉NMOS晶体管，所述第二反相器包括第二上拉PMOS晶体管和第二下拉NMOS晶体管，其中所述第一上拉PMOS晶体管和所述第二上拉PMOS晶体管的源极与供电电压连接，且所述第一下拉NMOS晶体管和所述第二下拉NMOS晶体管的源极接地；所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的漏极连接至所述第一节点，所述第二上拉PMOS晶体管和所述第二下拉NMOS晶体管的漏极连接至所述第二节点；所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的栅极连接至所述第二节点，且所述第二上拉PMOS晶体管和所述第二下拉NMOS晶体管的栅极连接至所述第一节点。

优选地，所述第一传输晶体管和所述第二传输晶体管为NMOS晶体管。

根据本发明的另一个方面，还提供一种SRAM存储器。所述SRAM存储器包括上述的SRAM存储单元阵列。