[发明专利]封装纳米结构组件和用于制作封装纳米结构组件的方法

说明书

技术领域

本发明一般地涉及封装电子组件，并且特别地涉及特定类型的硅管芯到载体附接。

背景技术

封装构成了单芯片器件制造或多芯片器件制造的最后阶段并且提供了芯片与芯片载体之间的必需的互连。封装进一步提供了对诸如由于热和机械冲击或辐射导致的损坏和化学腐蚀之类的环境影响进行保护的外壳。

热-机械应力诱导的缺陷已经成为影响电子器件使用寿命的可靠性问题。芯片与芯片载体之间接触界面处的层离（delamination）和界面附近处或界面附近中的裂纹形成已经识别为问题的主要贡献。关于这种缺陷出现的原因是在包括装配和封装的器件制造期间应用高温或高压工艺。

发明内容

根据本发明的实施例，装配组件包括组件载体、部署在所述组件载体上的附接层和部署在所述附接层上的组件，所述组件具有面对所述组件载体的纳米结构第一主表面。

根据本发明的实施例，用于制作装配组件的方法包括在组件载体上形成附接层并且在所述附接层上放置组件的第一主表面，所述组件的所述第一主表面包括纳米结构。

根据本发明的实施例，用于制造组件的方法包括用保护层来覆盖硅晶片的正面、对所述硅晶片的背面进行纳米结构化、从所述硅晶片的所述正面去除所述保护层并且将所述硅晶片分离为单独管芯。

附图说明

为了更完全的理解本发明及其优点，现在参照结合附图采取的以下说明，其中：

图1a图示了包括非导电粘合附接层的装配组件的实施例的横截面视图；

图1b示出了用于制造包括非导电粘合附接层的封装组件的方法的实施例；

图2a图示了包括导电粘合附接层的装配组件的实施例的横截面视图；

图2b示出了用于制造包括导电粘合附接层的封装组件的方法的实施例；

图3a图示了包括焊接附接层的装配组件的实施例的横截面视图；

图3b示出了用于制造包括焊接附接层的封装组件的方法的实施例；

图4示出了包括掺杂纳米结构表面的装配组件的实施例的横截面视图；以及

图5示出了具有超过一个纳米结构表面的组件的实施例的横截面视图。

具体实施方式

在下文中详细地讨论实施例的制作和使用。然而，应该领会的是本发明提供了可以体现在各种各样特定上下文中的许多适用的发明构思。讨论的特定实施例仅说明用于制作并且使用本发明的特定方式，但不限制本发明的范围。

将关于特定上下文（即，包括纳米结构硅表面的封装硅管芯（称为“黑硅”））中的实施例来描述本发明。然而，本发明的实施例还可以适用于半导体组件的纳米结构表面。

封装组件包括形成机械和/或电的管芯/载体接触的管芯附接层。常规接触的问题是管芯/载体接触可能需求附接层的某最小厚度以缓和热-机械应力。此外，当层太厚时，管芯/载体结可以向导电粘合层提供不期望的高欧姆接触电阻。

在一个实施例中，本发明在组件表面上提供纳米结构。纳米结构可以包括黑硅。黑硅是形成具有低反射率的纳米结构的硅的表面修改。例如，与标准单晶硅20%至30%的反射率相比，黑硅可以包括为大约≤5%的反射率。因此，黑硅表面对裸眼或当在显微镜下观察时是暗的。黑硅表面可以包括高达每mm²一百万至二百万的类似针形物或类似锥形物的纳米结构。

图1a图示了装配组件100的实施例的横截面视图。装配组件100包括组件110、组件载体140和部署在组件100与组件载体140之间的附接层130。

附接层130可以包括非导电粘合层。例如，非导电粘合层130可以包括粘合带或粘合膏。非导电粘合层130可以与组件110的第一主表面直接物理接触。

组件110（也称为管芯或芯片）包括衬底。衬底可以是诸如硅或锗之类的半导体衬底，或诸如SiGe、GaAs、InP、GaN或SiC之类的化合物衬底。衬底可以掺杂或不掺杂并且可以包括一个或多个井。半导体衬底可以是单晶硅或绝缘衬底上的硅（SOI）。

组件110可以包括诸如单个半导体器件之类的分立器件或集成电路（IC）。例如，组件110可以包括诸如MOSFET或二极管之类的半导体器件。可替换地，组件110可以例如是电阻器、保护器件、电容器、诸如MEMS之类的传感器或检测器。组件110可以是片上系统（SoC）。