[发明专利]自偏置锁相环

说明书

本发明实施例公开了一种自偏置锁相环，用于取决于自偏置锁相环的至少一个可调节参数提供偏置电流Ib，使得能够基于所述至少一个可调节参数而调节所述自偏置锁相环的带宽。

技术领域

本发明涉及半导体技术，尤其是一种自偏置锁相环。

背景技术

锁相环（Phase Locked Loop，PLL）被广泛应于系统级芯片（System on Chip，SOC）中，以构成频率合成器、时钟发生器等。高性能锁相环需要具有以下特点：不易受工艺、电压和温度（PVT）变化的影响；频带宽；锁定后相位抖动（jitter）和频率变化小；单片集成滤波器；电路的功耗低。但是，同时达到以上特点的锁相环是很难设计的。尤其是随着芯片器件尺寸的持续减小，工艺带来的变化将对高速率、宽频带范围的锁相环设计带来较大挑战。另外，电源电压与工作温度也对锁相环设计带来较大影响。采用传统结构的设计时，必须将PVT影响考虑在内。也即，在设计电路时就需要为工艺、电压和温度变化带来的影响预留余量，以使得锁相环能够稳定工作并满足设计的性能要求。

现有的锁相环技术使用了自偏置结构来应对PVT问题。在J.Maneatis等人的“Self-biased high-bandwidth low-jitter1-to-14096multiplier clock generatorPLL”（参见IEEE int.Solid-State Circuits Conf.Dig.Tech.Papers,Feb.12003,pp.424～425）中，公开了一种在自偏置PLL电路中的低通滤波器中使用具有有源电阻R的技术。在US7,719,328和US7,986,191中，公开了使用MOS器件作为自偏置PLL电路中的低通滤波器中的有源电阻的技术方案。

然而，上述现有技术的PLL结构存在着如下缺点。对于设计好的电路来说，其环路带宽也是相对固定的。这些PLL电路将不能提供对环路带宽的调节。更具体地，在上述PLL结构中，由于电路参数已经固定（电阻、电容值已经被选定），因此，其环路带宽也已经固定。对于上述电路，仅有的调节带宽的方式是改变PLL中的电荷泵的电流。例如，提供某些可编程电流来调节PLL的带宽。然而，可编程电流仅仅能够提供简单的分级调节，例如1/2、1/4电流等等，无法提供更加灵活的带宽调节。此外，当使用可编程电流来改变环路带宽时，由于电路参数已经固定，因此导致调节可编程电流有可能导致PLL工作不稳定。

以下参考文献通过引用全文并入本申请中。

参考文献：

1、John G.Maneatis等人的“Self-biased high-bandwidth low-jitter1-to-14096multiplier clock generator PLL”（参见IEEE int.Solid-State CircuitsConf.Dig.Tech.Papers,Feb.12003,pp.424～425）

2、US7,719,328（由相同发明人作出，已转让给本专利的申请人）

3、US7,986,191（转让给本专利的申请人）

4、John G.Maneatis的“Low-Jitter Process-Independent DLL and PLL Basedon Self-Biased Techniques”（参见IEEE JOURNAL OF SOLID-STATECIRCUITS,VOL.31，NO.11,November1996,pp.1723-1732）

发明内容

本发明实施例所要解决的一个技术问题是：本发明提供一种自偏置锁相环结构，在确定了电路结构之后，仍然能够通过调节输入到自偏置锁相环的至少一个可调节参数来灵活地调节环路带宽。

优选地，根据本发明的优选实施例，能够在调节环路带宽的同时保证自偏置锁相环在宽环路带宽范围内稳定地工作。