[发明专利]CMOS图像传感器的像素结构及其形成方法有效

专利信息
申请号: 201310461748.7 申请日: 2013-09-30
公开(公告)号: CN104517976B 公开(公告)日: 2018-03-30
发明(设计)人: 魏琰;宋化龙;马燕春 申请(专利权)人: 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 北京集佳知识产权代理有限公司11227 代理人: 骆苏华
地址: 100176 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: cmos 图像传感器 像素 结构 及其 形成 方法
【说明书】:

技术领域

发明涉及图像传感器领域,特别涉及一种CMOS图像传感器的像素结构及其形成方法。

背景技术

图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器,通常用于将光学信号转化为相应的电信号。CCD图像传感器的优点是对图像敏感度较高,噪声小,但是CCD图像传感器与其他器件的集成比较困难,而且CCD图像传感器的功耗较高。相比之下,CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。

CMOS图像传感器的基本感光单元被称为像素,所述像素包含一个光电二极管和3个或4个传输晶体管,称为3T型或4T型。目前市场上大部分CMOS图像传感器是4T型。如图1所示的4T型图像传感器包括:4个传输晶体管和1个光电二极管PD,所述4个传输晶体管分别为复位晶体管M1、放大晶体管M2、选择晶体管M3的和传输晶体管M4。

下面对如图1所示的4T型图传感器的像素单元的工作原理进行说明。首先,在接收光照前,复位晶体管M1和传输晶体管M4导通,其他晶体管关断,对所述浮置扩散区FD和光电二极管PD进行复位;然后,所有晶体管关断,光电二极管PD接收光照,并且进行光电转换形成光生载流子;然后传输晶体管M4导通,其他晶体管关断,光生载流子自光电二极管PD转移到浮置扩散区FD;接着,放大晶体管M2和选择晶体管M3导通,光生载流子依次从浮置扩散区FD经过放大晶体管M2和选择晶体管M3输出,完成一次光信号的采集与传输。

光生载流子自光电二极管PD传输至浮置扩散区FD依靠的是光电二极管PD的阴极与浮置扩散区FD之间的电势差,当所述电势差大于光电二极管PD与浮置扩散区FD之间的势垒时,所述电势差可以将光电荷传输到浮置扩散区FD。

现有的N型的CMOS图像传感器像素结构,请参考图2,所述CMOS图像传感器像素结构包括:P型半导体衬底101,位于P型半导体衬底101上的传输晶体管103,所述传输晶体管103包括位于P型半导体衬底101上的栅极结构;位于栅极结构一侧的P型半导体衬底内的光电二极管,所述光电二极管包括位于P型半导体衬底内的N型深掺杂区104(感光区),N型深掺杂区104作为光电二极管的P型半导体衬底101作为光电二极管的阳极;位于P型半导体衬底101的另一侧内的N型的浮置扩散区105;位于半导体衬底101中用于隔离相邻的有源区的浅沟槽隔离结构102。

但是形成的CMOS图像传感器的像素结构中容易产生暗电流,影响了像素结构的成像的质量。

发明内容

本发明解决的问题是减小CMOS图像传感器的暗电流。

为解决上述问题,本发明提供一种CMOS图像传感器像素结构的形成方法,包括:提供半导体衬底,所述半导体衬底中掺杂有第一杂质离子;刻蚀所述半导体衬底,在半导体衬底中形成凹槽;在凹槽的两侧侧壁表面形成隔离层;在凹槽内形成外延硅层,所述外延层覆盖所述隔离层和凹槽两侧的部分半导体衬底的表面并填充满凹槽,所述外延硅层中掺杂有第二杂质离子,第二杂质离子的导电类型与第一杂质离子的导电类型相反,所述外延硅层和半导体衬底构成光电二极管;在外延硅层一侧的半导体衬底上形成栅极结构;在栅极结构的远离外延硅层的一侧的半导体衬底内形成浮置扩散区。

可选的,所述凹槽的形成过程为:在所述半导体衬底上形成掩膜层,所述掩膜层中具有暴露半导体表面的开口;以所述掩膜层为掩膜,刻蚀所述半导体衬底,在半导体衬底中形成凹槽。

可选的,在形成凹槽后,刻蚀所述掩膜层,使得掩膜层中的开口的宽度向两边增大,暴露出部分半导体衬底的表面。

可选的,使得掩膜层的开口的宽度增大的工艺采用湿法刻蚀工艺或干法刻蚀工艺。

可选的,宽度增大后的开口的侧壁与凹槽的侧壁之间的直线距离为0.1~1微米。

可选的,所述外延硅层的顶部表面高于半导体衬底的表面,高于半导体衬底表面的外延层填充宽度增大后的开口。

可选的,形成所述隔离层的过程为:在所述凹槽的侧壁和底部、以及掩膜层表面形成隔离材料层;无掩膜刻蚀所述隔离材料层,在所述凹槽的两侧侧壁上形成隔离层。

可选的,隔离层的材料为二氧化硅,所述隔离层的厚度为8~20纳米。可选的,所述外延硅层的形成工艺为原位掺杂选择性外延工艺。

可选的,所述第一杂质离子的导电类型为P型,第二杂质离子的导电类型为N型,浮置扩散区中掺杂的杂质离子的导电类型为N型。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310461748.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top