[发明专利]一种制作半导体器件的方法

说明书

本发明公开了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和氮化物层；图案化所述垫氧化层和所述氮化物层，以形成露出所述半导体衬底的开口；根据所述开口刻蚀所述半导体衬底，以形成浅沟槽；在所述浅沟槽的底部和侧壁上形成衬垫层；采用回蚀刻工艺处理所述氮化物层，以露出位于所述浅沟槽顶部附近的部分所述垫氧化层；氧化露出的所述垫氧化层。综上所示，根据本发明的制造工艺可以优化半导体衬底中浅沟槽的形态，使得形成的STI的边角更加的圆化和平滑，以改善由STI边角区域的晶体管较早打开后引起的双峰效应（double hump），提高了半导体器件的性能，也有助于半导体器件宽度方向尺寸的减小，也有利于后续对浅沟槽的填充。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着微电子工艺进入深亚微米阶段后，为实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术(STI，Shallow Trench Isolation)来实现有源器件的隔离，如互补金属氧化物半导体（CMOS）器件中，NMOS(N型金属氧化物半导体)晶体管和PMOS(P型金属氧化物半导体)晶体管之间的隔离层均采用浅沟槽隔离技术工艺形成。

浅沟槽隔离技术已经逐渐取代了传统半导体器件制造所采用的如局部硅氧化法等其他隔离方法。浅沟槽隔离技术与其他隔离方法相比具有：可以获得较窄的半导体器件隔离宽度，从而提高其器件密度，还可以提升表面平坦度，因而可在光刻时有效控制最小线宽。然而，随着半导体器件宽度尺寸的不断缩小，STI的边角（corner）是影响半导体器件性能的重要因素之一，尤其对于具有较窄隔离宽度的半导体器件，浅沟槽隔离的浅沟槽边角（顶部边角）的圆滑程度与漏电流之间有很强的相关性，越是圆滑的边角，越容易阻止漏电流的产生。同时，浅沟槽顶部边角的圆滑程度对周围的晶体管的性能有很大的影响，STI的形状决定了器件有源区的形状和大小，当这些有源区被加上一定电压后，在它的边角部位就会产生很强的区域电场，影响和改变晶体管等小器件的工作特性，比如MOS管的双峰效应、反窄沟道效应等。因而如何使浅沟槽的顶部边角更加圆滑，改善浅沟槽隔离的电学性能表现，从而减少浅沟槽隔离的漏电，是半导体工艺中的一个重要问题。

现有技术中公开了一种制作半导体器件浅沟槽隔离的方法，采用pull-back（回刻蚀）工艺和在STI中形成衬垫层工艺来改善STI的边角形状，如图1所示，为根据现有技术制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图。在图1A中，在提供一具有源区的半导体衬底100，在所述半导体衬底100上采用热氧化法形成垫氧化层101，用化学气相沉积法在该垫氧化层101上形成氮化硅层102，在氮化硅层102上依次形成电介质抗反射涂层（DARC）、图案化的光刻胶层。根据图案化的光刻胶层依次刻蚀电介质抗反射涂层、氮化硅层和垫氧化层，然后，采用灰化工艺去除光刻胶层、电介质抗反射涂层和硬掩膜层，以形成开口103，开口103在氮化硅层102和垫氧化层101中露出半导体衬底100。

在图1B中，根据开口103刻蚀半导体衬底100，以形成浅沟槽104。刻蚀半导体衬底100气体可以为溴化氢和三氟甲烷（CHF3）的混合气体。

为了使得粗糙的浅沟槽（浅沟槽104）侧壁变得平滑，即STI的顶部的边角变得圆滑。采用沟道内侧壁隔离氧化（liner Oxidation）和pull-back（回刻蚀）工艺以改善浅沟槽隔离的边角形状。

在图1C中，用一掩膜层定义出需要被保护的区域，对不被保护的区域进行pull-back工艺以改善浅沟槽104的边角形状，可以采用磷酸溶液或者稀释氢氟酸进行pull-back工艺。然后，去除所述掩膜层。

在图1D中，采用沟道内侧壁隔离氧化法在浅沟槽104中形成衬垫层105，其厚度为110埃。