[发明专利]半导体器件

权利要求书

1.一种半导体器件，其特征在于，包括：

第1导电类型的半导体衬底；

设置在上述半导体衬底上的第2导电类型的第1半导体层；

从上述第1半导体层的表面到达上述半导体衬底，包围上述第1半导体层的第1导电类型的第2半导体层；

从上述第2半导体层离开，被上述第2半导体层包围，具有比上述第1半导体层的第2导电类型杂质浓度高的第2导电类型杂质浓度的第2导电类型的第3半导体层；

与上述半导体衬底电气连接的第1电极；以及

与上述第3半导体层电气连接的第2电极，且

上述半导体衬底与上述第3半导体层之间的耐压比上述第2半导体层与上述第3半导体层之间的耐压低。

2.如权利要求1所述的半导体器件，其特征在于：

与上述表面平行的方向上的、上述第2半导体层与上述第3半导体层的离开距离的最小值比与上述表面垂直的方向上的、上述第3半导体层的底与上述半导体衬底的离开距离大。

3.如权利要求1所述的半导体器件，其特征在于：

在上述第1半导体层还包括：沿上述第3半导体层的外周，从上述表面比上述第3半导体层的底更向上述半导体衬底侧延伸的沟槽。

4.如权利要求3所述的半导体器件，其特征在于：

还包括覆盖上述沟槽的侧壁和底面的绝缘膜。

5.如权利要求3所述的半导体器件，其特征在于：

还包括埋入上述沟槽的绝缘膜。

6.如权利要求3所述的半导体器件，其特征在于：

与上述表面平行的方向上的、上述第2半导体层与上述第3半导体层的第1离开距离的最小值比与上述表面垂直的方向上的、上述第3半导体层的底与上述半导体衬底的第2离开距离小。

7.如权利要求6所述的半导体器件，其特征在于：

沿上述沟槽的侧壁和底面地从在上述沟槽的侧壁露出的上述第3半导体层的底到上述第2半导体层的路径比上述第2离开距离长。

8.如权利要求7所述的半导体器件，其特征在于：

上述沟槽到达半导体衬底。

9.如权利要求1所述的半导体器件，其特征在于：

上述第3半导体层中的杂质浓度从上述第3半导体层的表面朝着上述第3半导体层的底减少，上述第3半导体层的杂质浓度在底处为上述第1半导体层的杂质浓度。

10.如权利要求1所述的半导体器件，其特征在于：

上述第1导电类型是p型，上述第2导电类型是n型。

11.如权利要求1所述的半导体器件，其特征在于：

上述第1导电类型是n型，上述第2导电类型是p型。

12.一种半导体器件，其特征在于，包括：

第1导电类型的半导体衬底；

设置在上述半导体衬底上、具有沟槽的第2导电类型的第1半导体层；

从上述第1半导体层的表面到达上述半导体衬底，包围上述第1半导体层的第1导电类型的第2半导体层；

从上述第2半导体层离开，被上述第2半导体层包围，具有比上述第1半导体层的第2导电类型杂质浓度高的第2导电类型杂质浓度的第2导电类型的第3半导体层；

与上述半导体衬底电气连接的第1电极；以及

与上述第3半导体层电气连接的第2电极，且

上述沟槽是沿上述第3半导体层的外周地从上述表面比上述第3半导体层的底更向上述半导体衬底侧延伸的沟槽，

上述半导体衬底与上述第3半导体层之间的耐压比上述第2半导体层与上述第3半导体层之间的耐压低。

13.如权利要求12所述的半导体器件，其特征在于：

还包括覆盖上述沟槽的侧壁和底面的绝缘膜。

14.如权利要求12所述的半导体器件，其特征在于：

还包括埋入上述沟槽的绝缘膜。

15.如权利要求12所述的半导体器件，其特征在于：

与上述表面平行的方向上的、上述第2半导体层与上述第3半导体层的第1离开距离的最小值比与上述表面垂直的方向上的、上述第3半导体层的底与上述半导体衬底的第2离开距离小。