[发明专利]微处理器总线驱动能力验证方法

说明书

技术领域

本发明涉及一种微处理器总线驱动能力验证方法，尤其涉及一种嵌入式微处理器的数据和地址总线驱动能力验证方法，属于微电子电路设计技术领域。

背景技术

在微处理器系统设计中，数据和地址总线的驱动能力决定了系统中可以加载的存储器数量和总线最大的速率等参数。总线上负载增加时，数据和地址信号的上升沿和下降沿时间都随之增加；随着信号上升沿时间的增加，会出现操作数据错误，使系统无法正常工作。此时需要增加访问的等待或者降低微处理器的工作主频；随之造成系统的性能下降。因此微处理器系统设计时要考虑总线驱动能力和负载数量。

随着国产微处理器芯片的推广，很多系统设计都使用了中国“芯”。为了使国产芯片的系统设计时更加稳定，需要对芯片做设计仿真、芯片测试和系统应用验证。系统应用验证是芯片应用中的重要环节，是充分发挥芯片性能的保障。在微处理器的应用验证中，总线的驱动能力验证是最为重要的，是微处理器系统设计高性能和高可靠性的基础。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种微处理器总线驱动能力验证方法，该方法简单，可操作性强，验证效率高。

本发明的技术解决方案是：一种微处理器总线驱动能力验证方法，步骤如下：

（1）根据存储器的输入电容C_IN、输入高电平的漏电流I_IH和输入低电平的漏电流I_IL建立阻容网路模型，其中电容C_L与电阻R2并联后一端接地，另一端作阻容网络模型的输入端并通过电阻R1连接电源VCC；

阻容网络中模型的电容C_L为：C_L=C_IN      （1）

阻容网络模型中的电阻R2为：

阻容网络模型中的电阻R1为，

（2）将阻容网络模型的输入端连接在微处理器的数据和地址总线上，测试微处理器数据和地址总线上信号上升沿和下降沿的时间，得出微处理器在确定负载下的总线驱动能力；

（3）调节阻容网络模型中电阻R1、R2和电容C_L的值，测试微处理器数据和地址总线上信号上升沿和下降沿的时间变化并绘制成曲线，从而得出微处理器在不同负载下的总线驱动能力。

本发明与现有技术相比的有益效果是：本发明通过提取存储器的输入电参数，根据输入电参数建立阻容网路模型，然后将阻容网络连接在处理器的数据和地址总线上，通过修改阻容网络中的电阻和电容数值，来模拟不同负载情况，测试总线信号上升沿和下降沿的时间，从而得出总线驱动能力，该方法简单，可操作性强，验证效率高。

附图说明

图1为本发明建立的阻容网络结构图；

图2为负载电容与信号上升沿时间的测试结果图。

具体实施方式

本发明是通过简单的阻容网络模拟微处理器数据和地址总线的负载，验证微处理器的总线驱动能力，为针对该处理器的系统设计提供有价值的参考。容性负载驱动能力的阻容网络，根据存储器的输入电参数输入电容C_IN、输入高低电平的漏电流（I_IH和I_IL）等参数建立，阻容网路的形式与电流驱动能力阻容网络相同，其电阻和电容的计算利用存储器的参数。

（1）单个存储器的阻容负载等效计算方法如下：根据存储器的输入电容C_IN、输入高电平的漏电流I_IH和输入低电平的漏电流I_IL建立阻容网路模型，其中电容C_L与电阻R2并联后一端接地，另一端作阻容网络模型的输入端并通过电阻R1连接电源VCC；

阻容网络中模型的电容C_L为：C_L=C_IN      （1）