[发明专利]连接线的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种连接线的形成方法。

背景技术

在形成闪存器件之后，需要形成连接线将闪存器件与后续形成的结构相连。现有工艺中，在形成连接线之前通常会在栅极上形成自对准区，接着在自对准区处形成连接线。一方面自对准区便于形成连接线，另一方面由于自对准区掺有镍等杂质能够很好的降低连接线与栅极之间的接触电阻。

请参考图1，现有工艺中连接线的形成方法包括步骤：提供半导体衬底10；在所述半导体衬底10上形成多个闪存器件，所述闪存器件自下而上包括浮栅21、闪存介质层30以及控制栅22，在两个所述闪存器件之间形成有侧墙40，所述侧墙40紧贴所述闪存器件的侧壁，所述侧墙40之间暴露出部分半导体衬底10；在所述控制栅22的表面形成有自对准区50，所述自对准区50的材质为硅化镍（NiSi），其厚度范围是500埃～900埃，其目的是降低控制栅22的电阻；在所述自对准区50、侧墙40以及半导体衬底10的表面形成有层间介质层60；接着，请参考图2，刻蚀所述层间介质层60，暴露出部分自对准区50以及半导体衬底10，接着涂覆光阻61将暴露出的部分自对准区50遮挡住；接着，对N型器件进行As离子注入处理，对P型器件进行BF2离子注入处理，离子注入至所述半导体衬底10内；接着，采用高温退火工艺对所述半导体衬底10进行退火处理；接着在所述自对准区50以及半导体衬底10的表面形成连接线70。

如上文所述，所述自对准区50形成在控制栅22表面，在形成所述连接线70时所述自对准区50能够帮助降低所述连接线70与所述控制栅22表面的接触电阻，一般控制在3欧姆以内。然而，所述半导体衬底10的表面并未形成自对准区50，当所述连接线70直接形成在所述半导体衬底10的表面时，接触电阻将会达到几十欧姆。因此，现有技术中会对不同器件进行不同的离子注入，用于降低连接线70与半导体衬底10的接触电阻。当离子注入之后，需要采用高温退火工艺将离子进行激活才能起到预期的作用，高温退火工艺中的温度高达950摄氏度～1200摄氏度。然而，如此高温会对所述自对准区50造成伤害，致使自对准区50电阻变大。

因此，如何同时降低半导体衬底-连接线和自对准区-连接线的接触电阻便成为本领域技术人员急需解决的技术问题。

发明内容

本发明的目的在于提供一种连接线的形成方法，能够降低连接线与半导体衬底之间的接触电阻。

为了实现上述目的，本发明提出一种连接线的形成方法，包括步骤：

提供半导体衬底，所述半导体衬底上设有多个器件结构，所述器件结构之间暴露出部分半导体衬底，在所述器件结构、暴露出的半导体衬底表面形成有层间介质层；

刻蚀所述层间介质层，暴露出所述器件结构的顶部和部分半导体衬底；

在暴露的半导体衬底的表面形成接触层；

采用退火工艺对所述接触层进行处理；

在所述器件结构的顶部以及接触层的表面形成连接线。

进一步的，所述器件结构为闪存结构，包括浮栅、闪存介质层以及控制栅。

进一步的，所述控制栅表面形成有自对准区。

进一步的，所述器件结构的侧壁形成有侧墙。

进一步的，所述侧墙的材质为氮化硅或氧化硅。

进一步的，所述接触层自下而上依次包括第一接触层、第二接触层以及第三接触层。

进一步的，所述第一接触层的材质为硅或锗硅。

进一步的，所述第一接触层采用外延方式形成。

进一步的，所述第一接触层的厚度范围是10埃～30埃。

进一步的，所述第二接触层的材质为铂。

进一步的，所述第二接触层采用原子沉积方式形成。

进一步的，所述第二接触层的厚度范围是10埃～50埃。

进一步的，所述第三接触层的材质为镍。

进一步的，所述第三接触层采用原子沉积方式形成。

进一步的，所述第三接触层的厚度范围是50埃～200埃。

进一步的，所述退火工艺的温度范围是200摄氏度～300摄氏度。

进一步的，所述退火工艺时间范围是0.2s～30s。

进一步的，在采用退火工艺对所述第三接触层进行处理之后，形成连接线之前，对所述第三接触层进行清理处理。