[发明专利]用于通过检验技术判断半导体重叠工艺窗口的方法及系统有效
申请号: | 201310403818.3 | 申请日: | 2013-09-06 |
公开(公告)号: | CN103681400A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | L·巴赫 | 申请(专利权)人: | 格罗方德半导体公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 英属开曼群*** | 国省代码: | 开曼群岛;KY |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 通过 检验 技术 判断 半导体 重叠 工艺 窗口 方法 系统 | ||
技术领域
本揭露涉及制造如集成电路的微结构的领域,并且更涉及图案化处理期间用于判断对齐(alignment)精确度以及图案放置精密度的技术。
背景技术
如集成电路的微结构的制造需要尺寸受到精确控制的细微区而予以形成于如硅衬底、SOI(上覆硅绝缘体)衬底、或其它合适载体材料等合适衬底的材料层中。这些尺寸受到精确控制的细微区使用微影(lithography)、蚀刻、布植、沉积、氧化处理及诸如此类通过图案化材料层予以产生,其中,通常至少在图案化处理的特定阶段,可于待处理的材料层上形成掩模层(mask layer)以界定这些细微区。一般而言,掩模层可由通过通常是光微影(photolithography)处理的微影处理予以图案化的光阻层组成或形成。在光微影处理期间,阻剂(resist)可予以旋转涂布在衬底表面上并且接着透过如分划板(reticle)的相应的微影掩模选择性地予以曝露于照射(radiation),藉以使分划板图案成像(image)于阻剂层以形成潜像(latent image)于其中。光阻显影后,取决于阻剂种类,也就是,正阻剂或负阻剂,移除曝露部分或非曝露部分用以在光阻层中形成所需的图案。基于此阻剂图案,可通过如蚀刻、布植、退火处理、以及诸如此类的进一步制造程序形成真实的装置图案。鉴于效能增强,由于对缩减精密集成微结构装置中的图案尺寸有固定需求,用于图案化装置特征的处理工具及工艺配方(recipe)对于分辨率及上覆(overlay)精确度必须符合非常严苛的要求。在这方面,分辨率视为测度(measure),用于指定在预界定制造变异的条件下印制最小尺寸影像的一致性能力。改良分辨率的一项重要因素是微影处理,其中,内含于光罩(photo mask)或分划板中的图案经由光成像系统予以光转移至衬底。因此,已对稳定改良微影系统的光特性作出巨大努力,如数值孔径、焦深、以及所用光源的波长。
微影成像的品质对于产生非常小特征尺寸极为重要。可在衬底表面上定位影像的精确度是至少相当重要。一般而言,如集成电路的微结构通过循序图案化材料层予以制造,其中,连续材料层上的特征互有空间关系。每一个在后续材料层中形成的图案都必须在指定的配准公差(registration tolerance)内对齐于先前图案化材料层中形成的相应图案。这些配准公差由例如衬底上因阻剂厚度、烘焙温度、曝照剂量(exposure dose)以及时间与显影条件等参数的非均匀性导致的光阻影像变异所造成的。此外,蚀刻处理的非均匀性也可导致蚀刻特征的变异。另外,在光罩影像光微影性地转移到衬底上时,将目前材料层的图案影像上覆至先前所形成材料层的蚀刻过或者界定过的图案存在有不确定性。许多因素促使成像系统上覆两层的能力有瑕疵(imperfect),如一组掩模内的瑕疵、不同曝照次数的差异、对齐工具的有限配准能力(registration capability)以及,作为对齐误差的主要作用(major contribution),如透镜畸变(lens distortion)等曝照工具本身的瑕疵、与如衬底固持件(substrate holder)等对齐硬件造成的畸变、以及诸如此类。当不同的曝照工具用于界定后续装置层时,曝照工具及相关组件内的固有误差可在不同工具间变化,使情况变得更糟。
虽然,相同的曝照工具可能用于成像关键的装置层,实际上,此等限制在对于相同装置层通常包含多个微影工具的复杂制造环境中可不使整体处理流程有效率。所以,用于判断可予以最终取得的最小特征尺寸的主导准则(dominant criteria)为用于在单独衬底层中产生特征的分辨率以及上述因素所促成的总上覆误差。
因此,有必要在特定材料内持续监测分辨率,也就是,可靠并且再生地产生最小特征尺寸的能力,也称为临界尺寸(critical dimension,CD),以及持续判断已连续形成并且必须互相对齐的材料层图案的上覆精确度。例如,在形成用于集成电路的接线结构时,由于显着失准可在确实未连接线间造成短路,因此连接两堆栈金属区的各别金属线及导孔可必须以严苛的工艺余裕(process margin)予以互相对齐以便导致界定良好的重叠,藉以可能产生重大装置缺陷,而意欲的(intended)重叠区的缩减则可造成因接触与串联电阻导致的效能损失。类似准则对需要界定良好的重叠区以确保适当装置功能的其它装置层也适用。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司,未经格罗方德半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310403818.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造