[发明专利]重掺杂P型衬底背封工艺方法有效
| 申请号： | 201310382900.2 | 申请日： | 2013-08-28 |
| 公开（公告）号： | CN104425248B | 公开（公告）日： | 2017-10-27 |
| 发明（设计）人： | 白晓娜;王根毅 | 申请（专利权）人： | 无锡华润上华科技有限公司 |
| 主分类号： | H01L21/331 | 分类号： | H01L21/331 |
| 代理公司： | 广州华进联合专利商标代理有限公司44224 | 代理人： | 邓云鹏 |
| 地址： | 214028 江苏省无*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 掺杂 衬底 工艺 方法 | ||
1.一种重掺杂P型衬底背封工艺方法，其特征在于，包括以下步骤：
提供重掺杂P型衬底，所述重掺杂P型衬底包括层叠的重掺杂P型基片和N型外延层；
在所述重掺杂P型衬底的外面形成氧化层，所述氧化层包覆所述重掺杂P型衬底；
在所述氧化层的外面形成多晶硅层，所述多晶硅层包覆所述氧化层；
去除所述N型外延层远离所述重掺杂P型基片的一侧的多晶硅；
去除所述N型外延层远离所述重掺杂P型基片的一侧的氧化物。
2.根据权利要求1所述的重掺杂P型衬底背封工艺方法，其特征在于，所述氧化层采用炉管常压氧化法形成。
3.根据权利要求2所述的重掺杂P型衬底背封工艺方法，其特征在于，所述炉管常压氧化法的温度为750℃～1100℃，氧化的时间为60min～180min。
4.根据权利要求1所述的重掺杂P型衬底背封工艺方法，其特征在于，所述氧化层的厚度为8000埃～13000埃。
5.根据权利要求1所述的重掺杂P型衬底背封工艺方法，其特征在于，所述多晶硅层采用低压化学气相淀积法形成。
6.根据权利要求5所述的重掺杂P型衬底背封工艺方法，其特征在于，所述低压化学气相淀积法的气源为SiH4。
7.根据权利要求1所述的重掺杂P型衬底背封工艺方法，其特征在于，所述多晶硅层的厚度为6000埃～12000埃。
8.根据权利要求1所述的重掺杂P型衬底背封工艺方法，其特征在于，所述去除所述N型外延层远离所述重掺杂P型基片的一侧的多晶硅的操作中，采用干法刻蚀去除所述多晶硅。
9.根据权利要求8所述的重掺杂P型衬底背封工艺方法，其特征在于，干法刻蚀可以为等离子体刻蚀工艺。
10.根据权利要求1所述的重掺杂P型衬底背封工艺方法，其特征在于，所述去除所述N型外延层远离所述重掺杂P型基片的一侧的氧化物的操作中，采用湿法腐蚀去除所述氧化物。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司，未经无锡华润上华科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310382900.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于改进控制系统可靠性的系统和方法
- 下一篇：废料清理装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
