[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种外延生长锗硅之前对形成的凹槽实施预处理的方法。

背景技术

在先进的CMOS器件制造工艺中，嵌入式锗硅工艺经常被采用以提升CMOS器件的PMOS部分的性能。

在PMOS的源/漏区中形成嵌入式锗硅层的工艺次序为：提供半导体衬底，在所述半导体上形成栅极结构以及栅极结构两侧的侧壁结构→在所述侧壁结构两侧的半导体衬底中形成凹槽→采用选择性外延生长工艺在所述凹槽中依次形成籽晶层（seed layer）和嵌入式锗硅层。在形成籽晶层之前，需要对所述凹槽进行预处理，以确保所述凹槽的侧壁及底部具有清洁的表面。采用现有工艺实施所述预处理包括下述步骤：首先，执行湿法清洗，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；然后，在氢气的氛围下实施烘焙处理，所述烘焙处理的温度为780-850℃，处理时间为60-120s。出于降低工艺热预算的考量，需要降低所述烘焙处理的温度，并缩短所述烘焙处理的时间。然而，所述温度的降低以及所述处理时间的缩短将会导致所述凹槽的侧壁及底部的表面洁净度达不到形成理想籽晶层的要求，进而造成后续形成的嵌入式锗硅层与所述籽晶层的附着性变差以及所述嵌入式锗硅层所具有的应力发生松弛的现象。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成凹槽；对所述凹槽实施预处理；在所述凹槽的底部形成籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述凹槽；在所述嵌入式锗硅层上形成帽层。

进一步，所述凹槽为∑状凹槽。

进一步，采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽。

进一步，所述预处理包括下述步骤：先执行湿法清洗，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；再对所述半导体衬底实施烘焙处理。

进一步，所述烘焙处理包括下述步骤：先实施紫外光烘焙或者微波烘焙，再实施HCl氛围下的烘焙。

进一步，所述紫外光源于ArF准分子激光器、KrF准分子激光器或者Hg-Xe灯，所述紫外光烘焙或者所述微波烘焙的温度为200-700℃，处理时间为10-300s。

进一步，所述紫外光烘焙或者所述微波烘焙在氘气、氢气或者氘气与氮气的混合气体的氛围下进行。

进一步，所述HCl氛围下的烘焙的温度为200-850℃，处理时间为10-100s，压力为5-780Torr。

进一步，所述籽晶层为具有低锗含量的锗硅层。

进一步，采用选择性外延生长工艺形成所述籽晶层和所述嵌入式锗硅层。

进一步，采用原位外延生长工艺形成所述帽层。

进一步，所述帽层的构成材料为Si、SiB或者SiCB。

进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层，所述栅极结构的两侧形成有紧靠所述栅极结构的偏移间隙壁结构

根据本发明，在降低温度和处理时间的情况下，可以确保对形成的用于外延生长嵌入式锗硅层的凹槽的预处理达到对所述凹槽的洁净度的要求，保证后续外延生长所述籽晶层和所述嵌入式锗硅层的质量。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1E为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的在外延生长锗硅之前对形成的凹槽实施预处理的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。