[发明专利]图案的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种图案的形成方法。

背景技术

在现有技术中，随机存储器（Random Access Memory，RAM），通常包括位于衬底上的核心存储电路和位于核心存储电路周围的外围电路（Peripheral Circuit）。以分离栅极式快闪存储器为例，所述核心存储电路包括一些具有较小特征尺寸的晶体管，而外围电路主要包括具有一些较大特征尺寸的高压及中低压电路的晶体管，如果是嵌入式，还会有相应的低压逻辑电路。

对于形成具有较大特征尺寸的半导体器件的图案，如外围电路图案，可以使用传统的光刻胶工艺。而对于形成某些具有较小特征尺寸的半导体器件的精细图案，如核心存储电路图案，现有技术提出一种自对准双重图形化（Self-Aligned Double Patterning，SADP）工艺。

具体地，在现有技术中，形成分离栅极快闪存储器的图案的方法包括：

参照图1，在待刻蚀层10上形成牺牲材料层11，在牺牲材料层11上形成硬掩模材料层12，在硬掩模材料层12上形成图形化的光刻胶层13，图1中的虚线表示待形成的第一线；

参照图2，使用SADP工艺，在待刻蚀层10中形成相互间隔排列的多个第一线14，第一线14与图1中的虚线对应；

参照图3，在待刻蚀层10上形成图形化的光刻胶层16，图形化的光刻胶层16定义第二线的位置；

参照图4，以图形化的光刻胶层为掩模，刻蚀待刻蚀层10形成第二线15，第二线15与多个第一线14相间排列；去除图形化的光刻胶层。若分离栅极快闪式存储器器的核心存储电路中晶体管为平面CMOS晶体管，则多个相间排列的第一线14定义晶体管的栅极图案；若晶体管为鳍式场效应晶体管，则第一线14定义鳍部图案。同理地，第二线15定义外围电路的晶体管栅极或鳍部。

其中，待刻蚀层10可以是栅极材料层或衬底。待刻蚀层10可以是单层结构或叠层结构，具体可根据待形成的半导体器件作出选择。

第二线15具有较大特征尺寸，第二线15是使用光刻、刻蚀工艺形成，不能使用SADP工艺形成。在去除光刻胶过程可能会对第一线14和第二线15的形貌、边缘造成损伤，造成第一线14和第二线15的图案不够精细。

发明内容

本发明解决的问题是，在现有技术中，形成具有较大特征尺寸的第二线的过程中，去除光刻胶过程可能会对具有较小特征尺寸的第一线和具有较大特征尺寸的第二线的形貌、边缘造成损伤，造成第一线和第二线的图案不够精细。

为解决上述问题，本发明提供一种图案的形成方法，该图案的形成方法包括：

提供待刻蚀层，所述待刻蚀层分为第一区和第二区；

在所述待刻蚀层上形成位于第一区的第一牺牲线、位于第二区的第二牺牲线，在所述第一牺牲线和第二牺牲线上形成有硬掩模层；

在所述第一牺牲线和第一牺牲线上的硬掩模层侧壁、所述第二牺牲线和第二牺牲线上的硬掩模层侧壁形成侧墙；

刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线；

在刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线后，以所述侧墙、第二牺牲线上的硬掩模层、第二牺牲线为掩模刻蚀所述待刻蚀层，位于所述第一区的侧墙下的剩余待刻蚀层作为第一线，位于所述第二区的侧墙下和侧墙之间的剩余待刻蚀层作为第二线。

可选地，刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线的方法包括：

在所述待刻蚀层上形成填充材料层，所述待刻蚀层上的填充材料层上表面高于硬掩模层上表面，或所述待刻蚀层上的填充材料层上表面与硬掩模层上表面持平；

在所述填充材料层上形成图形化的光刻胶层，所述图形化的光刻胶层定义第一区的位置；

以所述图形化的光刻胶层为掩模，进行第一刻蚀，刻蚀所述填充材料层、刻蚀去除第一牺牲线上的硬掩模层；进行第二刻蚀，刻蚀去除第一牺牲线；

去除图形化的光刻胶层和剩余的填充材料层。

可选地，刻蚀所述填充材料层、刻蚀去除第一牺牲线上的硬掩模层的方法为干法刻蚀。

可选地，刻蚀去除所述第一牺牲线的方法为干法刻蚀或湿法刻蚀。

可选地，在刻蚀去除第一牺牲线上的硬掩模层时，还刻蚀去除第一区中高出所述第一牺牲线的侧墙部分。

可选地，所述填充材料层为底部抗反射层。

可选地，去除图形化的光刻胶层、剩余的填充材料层的方法包括：

使用灰化工艺去除图形化的光刻胶层和剩余的填充材料层；