[发明专利]锗硅异质结双极型晶体管制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是指一种锗硅异质结双极型晶体管制造方法。

背景技术

射频电路应用需要有较高特征频率和击穿电压的乘积的器件，这一需求主要来自两个方面，一是射频应用本身需要较高特征频率的器件，二是为驱动射频器件中进行内匹配的电容和电感，需要较高的工作电压和工作电流，而工作电压主要由器件的击穿电压决定。小栅宽的CMOS器件可以达到200GHz以上的特征频率，但其击穿电压和相应的工作电压较低，用CMOS设计射频电路是有挑战性的；相比之下，锗硅异质结双极型晶体管（HBT：Heterojunction Bipolar Transistor）器件则在相同的特征频率下有大致2倍的工作电压，用它设计射频电路有优势；如何在不明显增加工艺成本的基础上，进一步增加特征频率和击穿电压的乘积是锗硅HBT研发的一个重要的努力方向。

常规的锗硅异质结双极型晶体管，其结构如图1所示，其制造方法大致包含如下步骤：在P型基板1’、N型埋层2’、低掺杂N型外延3’及集电极引出端5’完成后，生长场氧4’或用浅槽作为隔离，在基区有源区的中心离子注入形成选择性集电区6’，随后淀积一层氧化硅和一层无定形硅，光刻和干法刻蚀无定形硅打开基区有源区；湿法去除露出的氧化硅并清洗硅表面，进行锗硅外延层7’的生长；淀积介质叠层，光刻和刻蚀打开外基区；淀积介质并回刻形成侧墙9’；淀积外基区多晶硅11’，回刻多晶硅使表面在介质叠层下，进行大剂量小能量P型离子注入以形成重掺杂的外基区多晶硅；淀积氧化硅介质层12’，通过化学机械研磨进行表面平坦化，在外基区有氧化硅；干法刻蚀其它区域的多晶硅而形成基区，随后用湿法去除底层氧化硅而部分存留基区多晶硅；淀积氧化硅-氮化硅-氧化硅叠层，回刻形成ONO侧墙13’，湿法去除ONO侧墙的外部及底部氧化硅层，淀积发射极多晶硅15’，发射极多晶硅是N型重掺杂的，光刻和刻蚀形成发射极，再淀积氧化硅并回刻形成发射极侧墙16’，快速热退火激活和扩散掺杂质，这样器件就形成了。

上述制造方法，由于光刻套准精度，选择性发射极离子注入区6’比发射极窗口要大，这样会降低和外基区17’的距离从而增大基区-集电区的电容，而为降低外基区电阻而增大基区多晶硅的P型离子注入剂量也受到基区-集电区电容增大的限制。

发明内容

本发明所要解决的技术问题在于提供一种锗硅异质结双极型晶体管制造方法。

为解决上述问题，本发明所述的一种锗硅异质结双极型晶体管制造方法，包含如下工艺步骤：

第1步，在轻掺杂P型衬底上形成N型埋层，再生长N型外延区；在外延区内形成浅槽隔离，用N型离子注入在集电极的引出端形成低电阻下沉通道；

第2步，在基区有源区的中心离子注入形成选择性集电区，再用低温外延生长锗硅层，光刻和干刻去除基区以外的锗硅层，形成内外锗硅基区；

第3步，淀积介质叠层，光刻和刻蚀打开外基区；

第4步，淀积介质并回刻，形成侧墙；

第5步，利用自对准外基区窗口进行P型离子注入形成重掺杂外基区；

第6步，湿法去除侧墙后，淀积外基区多晶硅；

第7步，回刻外基区多晶硅，再进行离子注入形成重掺杂的外基区多晶硅；

第8步，淀积氧化硅介质层并进行化学机械研磨平坦化；

第9步，以外基区上的氧化硅介质层作为阻挡层，进行多晶硅干法刻蚀，并用湿法去除外延上的氧化硅层，外基区多晶硅上的氧化硅层保留；

第10步，淀积氧化硅-氮化硅-氧化硅叠层，回刻形成侧墙，利用光刻胶打开窗口，进行自对准发射极窗口的选择性集电区离子注入；

第11步，湿法去除侧墙外部及底部的氧化硅层，淀积发射极多晶硅；

第12步，光刻及刻蚀形成发射极，再淀积介质层，快速热退火后回刻介质层形成侧墙。

进一步地，所述第1步中，形成电下沉通道的N型离子注入的杂质为磷，注入能量为50～150KeV，注入剂量为10¹⁵～10¹⁶CM^-2。

进一步地，所述第2步中，选择性集电区的离子注入的杂质为磷，注入能量为100～300KeV，注入剂量为10¹²～10¹³CM^-2。

进一步地，所述第3步中，介质叠层优选地从下至上依次为氧化硅-多晶硅-氧化硅，优选地各层厚度对应依次为