[发明专利]锗硅异质结双极型晶体管制造方法有效
申请号: | 201310365041.6 | 申请日: | 2013-08-20 |
公开(公告)号: | CN104425244B | 公开(公告)日: | 2017-02-15 |
发明(设计)人: | 周正良;陈曦;潘嘉 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L21/22 |
代理公司: | 上海浦一知识产权代理有限公司31211 | 代理人: | 丁纪铁 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 锗硅异质结双极型 晶体管 制造 方法 | ||
1.一种锗硅异质结双极型晶体管制造方法,其特征在于:包含如下工艺步骤:
第1步,在轻掺杂P型衬底上形成N型埋层,再生长N型外延区;在外延区内形成浅槽隔离,用N型离子注入在集电极的引出端形成低电阻下沉通道;
第2步,在基区有源区的中心离子注入形成选择性集电区,再用低温外延生长锗硅层,光刻和干刻去除基区以外的锗硅层,形成内外锗硅基区;
第3步,淀积介质叠层,光刻和刻蚀打开外基区;
第4步,淀积介质并回刻,形成侧墙;
第5步,利用自对准外基区窗口进行P型离子注入形成重掺杂外基区;
第6步,湿法去除侧墙后,淀积外基区多晶硅;
第7步,回刻外基区多晶硅,再进行离子注入形成重掺杂的外基区多晶硅;
第8步,淀积氧化硅介质层并进行化学机械研磨平坦化;
第9步,以外基区上的氧化硅介质层作为阻挡层,进行多晶硅干法刻蚀,并用湿法去除外延上的氧化硅层,外基区多晶硅上的氧化硅层保留;
第10步,淀积氧化硅-氮化硅-氧化硅叠层,回刻形成侧墙,利用光刻胶打开窗口,进行自对准发射极窗口的选择性集电区离子注入;
第11步,湿法去除侧墙外部及底部的氧化硅层,淀积发射极多晶硅;
第12步,光刻及刻蚀形成发射极,再淀积介质层,快速热退火后回刻介质层形成侧墙。
2.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第1步中,形成电下沉通道的N型离子注入的杂质为磷,注入能量为50~150KeV,注入剂量为1015~1016CM-2。
3.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第2步中,选择性集电区的离子注入的杂质为磷,注入能量为100~300KeV,注入剂量为1012~1013CM-2。
4.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第3步中,介质叠层优选地从下至上依次为氧化硅-多晶硅-氧化硅,优选地各层厚度对应依次为
5.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第5步中,外基区的离子注入为硼,注入能量为5~20KeV,注入剂量为1015~3x1015CM-2。
6.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第7步中,回刻外基区多晶硅至其表面位于介质叠层以下;外基区多晶硅的注入杂质离子为硼,注入能量为30KeV以下,注入剂量为1015~1016CM-2。
7.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第8步中,化学机械研磨使外基区保留有氧化硅,其他区域停留在多晶硅上。
8.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第10步中,选择性集电区的离子注入杂质为磷,注入能量为50~100KeV,注入剂量为1012~1013CM-2。
9.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第11步中,或者在淀积发射极多晶硅之前先进行快速热氧化形成薄氧化硅后再淀积发射极多晶硅;淀积的发射极多晶硅为N型重掺杂,杂质离子优选地是砷,体浓度为1020CM-3以上。
10.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法,其特征在于:所述第12步中,快速热退火的温度为1000~1100℃,时间为5~30秒。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310365041.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造