[发明专利]源极驱动器及其像素电压极性决定方法有效
申请号: | 201310364712.7 | 申请日: | 2013-08-20 |
公开(公告)号: | CN104424898B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | 洪邦桢;程智修;萧鸿晟 | 申请(专利权)人: | 联咏科技股份有限公司 |
主分类号: | G09G3/36 | 分类号: | G09G3/36;G09G3/20 |
代理公司: | 北京同立钧成知识产权代理有限公司11205 | 代理人: | 臧建明 |
地址: | 中国台湾新竹科学工*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 驱动器 及其 像素 电压 极性 决定 方法 | ||
1.一种源极驱动器,其特征在于,包括:
一数据暂存单元,接收一图像数据信号且提供多个显示数据;
多个数据群组,分别包含至少两个数据通道,该些数据通道耦接该数据暂存单元以接收对应的显示数据且提供多个像素电压;以及
多个极性决定单元,分别耦接对应不同数据群组的该些数据通道,并且每一该些极性决定单元依据所耦接的该些数据通道所接收的显示数据及对应的多个先前显示数据决定是否反转所耦接的该些数据通道的部分所提供的该些像素电压的极性。
2.根据权利要求1所述的源极驱动器,其特征在于,当每一该些极性决定单元依据所耦接的该些数据通道所接收的显示数据及对应的多个先前显示数据判断对应的数据群组的该些像素电压的预设充电方向为完全相同时,每一该些极性决定单元反转所耦接的该些数据通道的部分所提供的该些像素电压的极性,当每一该些极性决定单元依据所耦接的该些数据通道所接收的显示数据及对应的多个先前显示数据判断对应的数据群组的该些像素电压的预设充电方向非完全相同时,每一该些极性决定单元不反转所耦接的该些数据通道所提供的该些像素电压的极性。
3.根据权利要求1所述的源极驱动器,其特征在于,当每一该些数据群组包含偶数个数据通道时,每一该些极性决定单元反转所耦接的该些数据通道的一半所提供的该些像素电压的极性。
4.根据权利要求1所述的源极驱动器,其特征在于,当每一该些数据群组包含奇数个数据通道时,每一该些极性决定单元反转所耦接的该些数据通道的其中n个所提供的该些像素电压的极性,其中n为一正整数且接近上述每一该些数据群组所包含的该些数据通道的数目的一半。
5.根据权利要求1所述的源极驱动器,其特征在于,每一该些数据通道分别接收两个显示数据且分别对应地提供两个像素电压。
6.根据权利要求5所述的源极驱动器,其特征在于,每一该些数据通道所提供的该些像素电压的极性彼此不同。
7.根据权利要求5所述的源极驱动器,其特征在于,每一该些数据通道包括:
一第一锁存器,该第一锁存器的输入端耦接该数据暂存单元以接收对应的显示数据,该第一锁存器的输出端耦接对应的极性决定单元以提供每一该些数据通道所接收的显示数据;
一第二锁存器,该第二锁存器的输入端耦接该数据暂存单元以接收对应的显示数据,该第二锁存器的输出端耦接对应的极性决定单元以提供每一该些数据通道所接收的显示数据;
一第一交换单元,具有一第一输入端、一第二输入端、一第一输出端及一第二输出端,且接收该极性决定单元提供的一极性控制信号,该第一输入端耦接该第一锁存器的输出端,该第二输入端耦接该第二锁存器的输出端,该第一交换单元依据该极性控制信号控制该第一输入端及该第二输入端分别耦接该第一输出端及该第二输出端,或是该第一输入端及该第二输入端分别耦接该第二输出端及该第一输出端;
一第三锁存器,该第三锁存器的输入端耦接该第一输出端以接收对应的显示数据,该第三锁存器的输出端耦接对应的极性决定单元以提供对应的该先前显示数据;
一第四锁存器,该第四锁存器的输入端耦接该第二输出端以接收对应的显示数据,该第四锁存器的输出端耦接对应的极性决定单元以提供对应的该先前显示数据;
一第一数模转换器,该第一数模转换器的输入端耦接该第三锁存器的输出端以接收对应的显示数据,并且提供具有一第一极性的该像素电压;
一第二数模转换器,该第二数模转换器的输入端耦接该第四锁存器的输出端以接收对应的显示数据,并且提供具有一第二极性的该像素电压;
一第二交换单元,具有一第三输入端、一第四输入端、一第三输出端及一第四输出端,且接收该极性控制信号,该第三输入端耦接该第一数模转换器的输出端,该第四输入端耦接该第二数模转换器的输出端,该第二交换单元依据该极性控制信号控制该第三输入端及该第四输入端分别耦接该第三输出端及该第四输出端,或是该第三输入端及该第四输入端分别耦接该第四输出端及该第三输出端;
一第一缓冲器,该第一缓冲器的输入端耦接该第三输出端以缓冲所接收的该像素电压;
一第二缓冲器,该第二缓冲器的输入端耦接该第四输出端以缓冲所接收的该像素电压;
一第一开关,耦接该第一缓冲器且接收一锁存器信号,以受控于该锁存器信号输出所接收的该像素电压;以及
一第二开关,耦接该第二缓冲器且接收该锁存器信号,以受控于该锁存器信号输出所接收的该像素电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联咏科技股份有限公司,未经联咏科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310364712.7/1.html,转载请声明来源钻瓜专利网。