[发明专利]包括多个静态随机访问存储器单元的装置及其操作方法

说明书

技术领域

一般而言，本发明涉及集成电路领域，尤其涉及包括静态随机访问存储器装置的集成电路。

背景技术

半导体存储器的类型包括动态随机访问存储器（dynamic random-access memory；DRAM）以及静态随机访问存储器（static random-access memory；SRAM）。DRAM包括具有较简单的结构的存储器单元，尤其是电容中所储存的电荷量用于表示一位信息的存储器单元。由于DRAM单元的简单结构，因此可获得高密度的集成。不过，由于电容中的漏电流，DRAM通常需要不断的刷新周期以避免信息损失。

在SRAM装置中，使用交叉耦接的反相器储存信息。在SRAM装置中，不需要执行刷新周期，且它们通常允许较DRAM装置快的操作速度。不过，与DRAM装置的存储器单元相比，SRAM包括通常具有较复杂的结构的存储器单元，其可能限制SRAM装置中可获得的集成的密度。

下面参照图1描述SRAM装置100。

SRAM装置100包括SRAM单元101、位线102、逆位线103、字线104、高电压电源供应线105以及低电压电源供应线106。

在装置100的操作中，与低电压电源供应线106相比，高电压电源供应线105可保持于较高的电压中。因此，将高电压电源供应线105的电压标示为“高电压”并将低电压电源供应线106的电压标示为“低电压”，不过，该高电压通常在几伏的量级上。

SRAM单元101包括具有输入113及输出111的第一反相器107，以及具有输入114及输出112的第二反相器108。第一反相器107的输出111电性连接第二反相器108的输入114，且第二反相器108的输出112电性连接第一反相器107的输入113。

各反相器107、108包括上拉晶体管，其中，第一反相器107的上拉晶体管由附图标记115表示，第二反相器108的上拉晶体管由附图标记116表示。而且，各反相器107、108包括下拉晶体管，其中，附图标记117表示第一反相器107的下拉晶体管，附图标记118表示第二反相器108的下拉晶体管。

上拉晶体管115、116可为p沟道晶体管，其可自具有较高的电导率的开启状态切换至在它们的栅极电极上施加高电压时仅具有较低的泄漏电导率（leakage conductivity）的关闭状态。下拉晶体管117、118可为n沟道晶体管，其可自仅具有较低的泄漏电导率的关闭状态切换至在它们的栅极电极上施加高电压时它们具有较高的电导率的开启状态。

SRAM单元101进一步包括通栅晶体管109、110。通栅晶体管109电性连接于逆位线103与第一反相器的输出111之间，另一通栅晶体管110电性连接于位线102与第二反相器108的输出112之间。通栅晶体管109、110的栅极电极电性连接字线104。通栅晶体管109、110可为n沟道晶体管，藉由在它们的栅极电极上施加高电压而可将其自关闭状态切换至开启状态。因此，如向字线104施加高电压，则在逆位线103与第一反相器的输出111之间以及在位线102与第二反相器108的输出112之间形成电性连接。

装置100可包括具有与SRAM单元101的结构对应的结构的多个SRAM单元，且还可包括类似电源供应线105、106的多个低电压电源供应线、类似字线104的多个字线，以及类似位线102及逆位线103的多个位线及逆位线。通常，存在具有SRAM单元行及列的SRAM单元阵列，其中，电源供应线及字线沿该阵列的行延伸，位线及逆位线沿该阵列的列延伸。处理装置100的各SRAM单元可藉由向连接该SRAM单元的字线施加高电压以将该单元的通栅晶体管切换至开启状态并藉由向连接该SRAM单元的位线及逆位线施加和/或自其读取电压。其它字线可保持于低电压。在待机（standby）模式期间通常使位线及逆位线保持于高电压，并在读取期间使其电性浮动。