[发明专利]具有DC平衡控制的时钟沿调制串行链路

说明书

本申请是申请日为2006年10月30日、申请号为200610159848.4、题为“具有DC平衡控制的时钟沿调制串行链路”的发明专利申请的分案申请。

技术领域

本发明一般涉及诸如在转换最小差分信令系统中的串行信号的传输，尤其涉及结合直流(DC)平衡控制信号的时钟沿调制串行链路。

背景技术

移动设备，诸如蜂窝式电话、个人数字助理(PDA)、以及便携式游戏控制台越来越普及。图1示出此移动设备的一个示例。具体地，图1示出经由接口104连接到移动显示器102的移动设备100。移动设备100包括中央处理单元106与图形控制器108。移动显示器102包括显示控制器110与诸如液晶显示器的显示器112。电池114向移动设备100与移动显示器102供电。低功率设计在此类移动应用中是关键。

常规移动设备接口104使用具有单端全摆动信令的并行通道。通道由许多线构成，例如，具有18位视频像素数据线与诸如点-时钟、数据使能(DE)、水平同步(HSYNC)、垂直同步(VSYNC)、以及其它显示特定配置设置的控制信号线的22条线。这些信号线消耗功率及空间。另外，它们产生额外的电磁辐射。为了减少线的数量，可使用具有低-电压摆动差分信令的串行链路。如本领域所公知的，这类信令放大不同信号，同时拒绝共模信号。

诸如低电压差分信令(LVDS)与数字可视接口(DVI)的普通显示接口将串行化差分信号的3个通道用于18位或24位像素彩色数据。另外，单独通道用于时钟传输。在此应用中，电压摆动被减小至约为400mV。

在诸如移动显示器的特定应用中，相对较低的视频分辨率是容许的。在这种情况下，使用单数据通道是可能的。然而，在此情况下，现有技术已经依赖于独立时钟通道。因为完全用于时钟传输的专用通道增加了硬件成本及功率，所以期望去除专用通道而只将单独通道用于传输时钟、数据以及控制信号。然而，如果使用诸如802.3z千兆比特以太网的常规网络协议，则会产生很多问题。例如，在接收器上必须使用本地基准时钟。这会增加硬件成本并降低传输带宽的灵活性。

鉴于前面内容，期望提供具有支持时钟、数据、以及诸如DC平衡控制信号的控制信号的串行通道的低功率移动设备。

发明内容

本发明包括具有配置为单直流平衡差分通道的通道、由电池供电的计算设备。信号发送器连接到此通道。该信号发送器被配置成向通道施加时钟沿调制信号，其中时钟沿调制信号包括直流平衡控制信号。信号接收器连接到此通道。该信号接收器被配置成恢复直流平衡控制信号。

本发明包括信号发送器。信号发送器具有通道节点以便连接单直流平衡差分通道。电路被连接到该通道节点，且该电路被配置成多路复用时钟、数据、以及控制信号，并将它们施加到通道节点。时钟信号进行脉宽调制以便结合直流平衡控制信号。

本发明也包括信号接收器。通道节点与被配置成单直流平衡差分通道的通道连接。电路被连接到该通道节点。该电路被配置成从通道节点分离多路时钟、数据、以及控制信号。电路在脉宽调制时钟信号内标识直流平衡控制信号。

本发明允许将许多并行通道减少成单个串行通道，这会降低功率损耗。为了进一步降低功率耗散，本发明用电压模式驱动器来实现。通过去除源传输通道端子并只依靠接收器侧的源传输通道端子，还可实现额外的功率降低。本发明包括在高抖动环境中稳健工作的延迟锁定回路（DLL）数据恢复电路。

附图说明

通过以下详细说明书并结合附图，可更加全面地理解本发明，其中：

图1示出可根据本发明一实施例配置的移动设备与移动显示器。

图2A示出根据本发明一实施例的DC平衡时钟沿调制。

图2B示出嵌入根据本发明一实施例使用的时钟沿调制的特殊字符。

图3示出根据本发明一实施例配置的时钟沿调制发送器。

图4示出可用于图3的时钟调制发送器的多路复用器。

图5示出根据本发明一实施例使用的电压模式驱动器。

图6示出根据本发明一实施例配置的时钟沿调制接收器。

图7示出可根据本发明一实施例使用的时钟沿调制解码器。

图8A示出根据本发明一实施例配置的鉴相器电路。

图8B示出根据本发明一实施例的coarse_up（近似高电平）信号的使用。

图8C示出根据本发明一实施例处理的各种信号。

相同的标号在附图的一些视图上标示相同部件。

具体实施方式