[发明专利]具有DC平衡控制的时钟沿调制串行链路

权利要求书

1.一种信号接收器，其特征在于，包括：

与被配置为单直流平衡差分通道的通道相接的通道节点；以及

连接到所述通道节点的电路，所述电路被配置成从所述通道节点分离时钟、数据、以及控制信号，其中所述电路被配置成在脉冲宽度调制时钟信号内标识直流平衡控制信号。

2.如权利要求1所述的信号接收器，其特征在于，所述电路使用所接收比特的第一边沿的位置标识时钟信号，并使用所接收比特的第二边沿的位置标识数据信号或控制信号。

3.如权利要求1所述的信号接收器，其特征在于，所述电路被配置成在所接收比特的第一占空比位置减小直流平衡，在所接收比特的第二占空比位置增大直流平衡，并且在所发送比特的第三占空比位置保持直流平衡。

4.如权利要求3所述的信号接收器，其特征在于，在先前发送的比特的直流值高于标称值时采用所述第一占空比，并且在先前发送的比特的直流值高于标称值时采用所述第二占空比。

5.如权利要求3所述的信号接收器，其特征在于，具有第一占空比位置的所接收比特和具有第二占空比位置的所接收比特指示第一数据值，并且具有第三占空比位置的所接收比特指示第二数据值。

6.如权利要求5所述的信号接收器，其特征在于，所述第一占空比位置是25%，第二占空比位置是75%，并且第三占空比位置是50%。

7.如权利要求5所述的信号接收器，其特征在于，所述信号接收器通过检测所述第一占空比的连续信号或所述第二占空比的连续信号，标识控制信号的状态。

8.如权利要求1所述的信号接收器，其特征在于，所述电路包括处理从通道接收的信号的放大器。

9.如权利要求8所述的信号接收器，其特征在于，所述电路还包括处理来自放大器的输出的延迟锁定回路。

10.如权利要求9所述的信号接收器，其特征在于，所述延迟锁定回路生成多个相位信号以便施加到脉宽调制解码器。

11.如权利要求9所述的信号接收器，其特征在于，所述延迟锁定回路生成多个相位信号以便施加到鉴相器。

12.如权利要求11所述的信号接收器，其特征在于，所述鉴相器被配置成控制所述延迟锁定回路的延迟值。

13.如权利要求12所述的信号接收器，其特征在于，当所接收比特的第一边沿在所述延迟锁定回路的最后相位之后到达时，所述延迟锁定回路的延迟值增加标称量。

14.如权利要求12所述的信号接收器，其特征在于，当所接收比特的第一边沿在所述延迟锁定回路的最后相位之前到达时，所述延迟锁定回路的延迟值减小标称量。

15.如权利要求12所述的信号接收器，其特征在于，当所述延迟锁定回路的所选延迟值比时钟信号长度的两倍长时，所述延迟锁定回路的延迟值减小比标称量更大的量。

16.如权利要求15所述的信号接收器，其特征在于，当被延迟了所述延迟锁定回路的总延迟的一半的第一所接收比特的第一边沿在第二所接收比特的接收与所述延迟锁定回路的最后相位之间发生时，时钟信号的错误时钟检测被防止。

17.如权利要求1所述的信号接收器，其特征在于，所述信号接收器包含在移动设备中，其中所述移动设备是电池供电的计算设备，具有对所述信号接收器供电的电池。

18.如权利要求17所述的信号接收器，其特征在于，所述移动设备还包括显示器和显示器控制器，其中所述显示器控制器从所述信号接收器接收信号。

19.如权利要求1所述的信号接收器，其特征在于，所述信号接收器被配置成使用通道上的公共模式信号与信号发送器交换配置信息。

20.如权利要求1所述的信号接收器，其特征在于，所述信号接收器被配置用于通道上的双向数据传递。