[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件制造方法。

背景技术

横向双扩散金属氧化物半导体（Laterally Diffused Metal Oxide Semiconductor，LDMOS）广泛应用于手机基站、广播电视和雷达等领域。与其它类型的金属—氧化物—半导体场效应晶体管功率（metal-oxid-semiconductor，MOS）管，LDMOS的射频特性要求其栅极电阻尽量小。而为了减小栅极电阻，必须对栅极采用低阻化工艺，即在栅极上形成金属硅化物来降低栅极电阻。

现有技术中，制造满足LDMOS要求的低电阻的栅极一般采用如下工艺：

第一步，在半导体衬底上沉积多晶硅层；

第二步，刻蚀上述多晶硅层形成栅极基体；

第三步，定义体区、漂移区，并进行源/漏区注入、P+注入；

第四步，请参照图1A，在上述栅极基体11和半导体衬底10顶面上沉积一层厚氧化层12，经该步骤后形成如图1A所示的结构；

第五步，请参照图1B，用化学机械研磨（Chemical Mechanical Polishing，CMP）方式，研磨厚氧化层12至栅极基体11顶面；经该步骤后形成如图1B所示的结构；

第六步，请参照图1C，在栅极基体11顶面形成钛-硅化合物层13，形成如图1C所示的结构；

第七步，通过干法刻蚀将厚氧化层12去除。

在上述第五步中，由于需要将厚氧化层一直研磨到栅极基体，所以实际实施时总是不可避免的损伤到构成栅极基体的多晶硅，从而导致多晶硅电阻和芯片开启电压变化，影响器件性能。

发明内容

针对现有技术中的上述缺陷，本发明提供一种半导体器件制造方法，以避免化学机械研磨过程中损坏栅极基体，保证半导体器件性能不受影响。

本发明提供一种半导体器件制造方法，包括：

提供半导体衬底，所述半导体衬底的顶面具有栅极氧化层；

在所述栅极氧化层上沉积多晶硅层；

沉积保护层，所述保护层覆盖在所述多晶硅层的顶面上；

刻蚀所述保护层和多晶硅层，形成栅极基体块，所述栅极基体块由顶至底依次为刻蚀后余下的所述保护层和所述多晶硅层；

形成氧化层，所述氧化层覆盖所述栅极基体块和所述半导体衬底；

通过机械化学研磨CMP将所述氧化层研磨至所述栅极基体块顶面；

去除所述栅极基体块顶部的所述保护层；

在已去除所述保护层的所述栅极基体块上形成金属硅化物层。

本发明提供的半导体制造方法，通过现在多晶硅层上形成保护层然后再形成氧化层、并通过CMP工艺研磨该氧化层，避免了研磨对多晶硅层造成损坏，从而避免了栅极电阻及开启电压变化，保证了制造出的半导体器件的性能。

附图说明

图1A为图2为现有技术中制造满足LDMOS要求的低电阻的栅极工艺中厚氧化层形成后的结构示意图；；

图1B为现有技术中制造满足LDMOS要求的低电阻的栅极工艺中经CMP后形成后的结构示意图；

图1C为现有技术中制造满足LDMOS要求的低电阻的栅极工艺中钛-硅化合物层形成后的结构示意图；

图2为本发明半导体器件制造方法实施例的流程图；

图3为本发明实施例一提供的半导体器件制造方法中在半导体衬底上形成多晶硅层的结构示意图；

图4为本发明实施例一提供的半导体器件制造方法中在多晶硅层上形成保护层的结构示意图；

图5A为本发明实施例一提供的半导体器件制造方法中栅极基体块形成后的结构示意图；

图5B为本发明实施例一提供的半导体器件制造方法中体区、漂移区、源/漏区形成后的结构示意图；

图6为本发明实施例一提供的半导体器件制造方法中氧化层形成后的结构示意图；

图7为本发明实施例一提供的半导体器件制造方法中氧化层经CMP后形成的结构示意图；

图8为本发明实施例一提供的半导体器件制造方法中去除保护层后的结构示意图；

图9为本发明实施例二提供的半导体器件制造方法中沉淀金属层后的结构示意图；

图10为本发明实施例二提供的半导体器件制造方法中经一次退火处理后的结构示意图；

图11为本发明实施例二提供的半导体器件制造方法中去除金属层后的结构示意图；

图12为利用本发明实施例一或二提供的半导体器件制造方法形成的半导体器件的结构示意图。

具体实施方式