[发明专利]用于三维装置的镶嵌式导体的半导体装置及其形成方法

说明书

技术领域

本发明是关于一种高密度集成电路装置。根据本发明实施例，特别是关于提供用于三维高密度装置中连接至多层平面的导体的一种半导体装置及其形成方法。

背景技术

三维(3D)存储装置的特征为有多层结构，其中的每一层可包括存储单元的平面阵列。用于三维存储装置中连接至多层平面的导体，例如是一高密度字线或位线结构，可能会造成制作三维存储装置的难度。

发明内容

对于一些三维叠层的集成电路装置，用于多个存储单元内的多个有源层，例如是多条位线或是字线，系叠层成间隔开的多个脊状结构且沿一第一方向延伸排列。在此种结构中，互补的多条字线或位线可配置为包括多个镶嵌特征(damascene features)，镶嵌特征位于脊状物之间具有高长宽比的一个或多个沟道内，沟道沿一第二方向排列，第二方向例如是垂直于第一方向。镶嵌导体可通过以一内衬材料内衬间隔开的脊状物，接着在间隔开的脊状物形成绝缘填充材料来形成。多个开口例如是交错在间隔开的脊状物之上的沟道是使用第一刻蚀工艺形成在绝缘填充材料内。间隔开的脊状物位于沟道内的侧壁被暴露出来，且至少一部分的内衬材料仍留在间隔开的脊状物的侧壁上。在选择性的第二刻蚀工艺中，包括在沟道底部角落的内衬具有比绝缘填充材料高的刻蚀速率。剩下的内衬材料可通过暴露于放射线，例如是能量化的粒子，进一步的弱化(weakened)。因为被弱化，位在间隔开的脊状物之间和角落内的剩下的内衬材料在第二刻蚀工艺，例如是湿刻蚀工艺中，可优先的被移除。因此，形成的沟道具有更平坦的角落和更垂直的壁(相对于衬底表面)，这是因为第二刻蚀工艺对于绝缘填充物的刻蚀效果较差，而使用第二刻蚀工艺可达到从沟道内移除内衬，且绝缘填充物暴露于第一刻蚀工艺的时间较短。对于导体结构而言沟道可用作镶嵌铸模，导体结构是沉积在沟道内以形成一镶嵌导体。导电材料可以例如是金属材料、半导体材料或是材料的组合。

因此，形成的镶嵌导体可在三维存储器中作为位线或字线。在这种三维存储器中，存储器单元是设置在多个叠层的位线或字线及与其相交的多个字线或位线的多个交叉点。

相对于已知技术，本发明提供的方法可达成许多好处。举例来说，本发明的方法可应用来形成高长宽比的导体，高长宽比的导体具有期望的平坦角落和实质上垂直的壁，因此保持每个间隔开的叠层的侧面。不同的其他观点和好处被描述于说明书与后述权利要求范围。

附图说明

图1绘示包括镶嵌导体结构的三维存储器的透视图。

图2至图11、图2A至图7A、图9A至图11A、图6B、图6C、图7B、图7C、图7D、图9B至图11B和图9C至图11C绘示一种形成用于三维存储装置中镶嵌导体结构的方法的多个阶段。

图12绘示一种用于三维存储装置中的镶嵌导体结构的工艺流程图。

【符号说明】

106、206、207：叠层

200、1500：存储装置

202：衬底

203、1502：绝缘层

204：有源材料

208：上盖层

210：间隙

211、704：角落

302：内衬

402、1516、1518、1520、1522：绝缘材料

602：掩模

702、1534：沟道

703：残留

706：壁

708：角度

710：衬底表面

712：第一线

714：第二线

802-1、802-2：离子或粒子

1102：导体材料

1200：流程图

1204、1206、1208、1210、1212、1214、1216、1218、1220：步骤

1504、1506：平面

1508、1510、1512、1514：有源条

1524：层

1526、1528：镶嵌导体

1530、1532：硅化物

A-A、B-B、C-C：剖面线

WL：字线

BL：位线

具体实施方式