[发明专利]耐相位噪声的采样

说明书

技术领域

本主题涉及测量时钟信号中的相位噪声并且通过从用于采样的时钟信号中去除测量到的相位噪声或者通过使用测量到的相位噪声校正采样的信号来提供耐相位噪声的采样技术和设备。

背景技术

诸如图1A所示的无线电接收器100之类的现代无线电接收器包括解调器101，该解调器101利用包括压控振荡器（VCO）103的锁相环（PLL）102从而通过将RF输入信号投影到包括同相（I）和正交相（Q）坐标系的旋转正交基上来对在天线104处接收到的模拟RF输入信号进行解调。首先使用乘法器105将入射信号乘以本机振荡器信号cos(2πf_PLLt)以获得RF信号的同相分量I，并且使用低通滤波器109对得到的信号进行滤波，从而实现投影。类似地，使用乘法器107将入射信号乘以本地振荡器的正交90度相移的输出sin(2πf_PLLt)，其中90度相移是相对于PLL102的频率而言，然后使用低通滤波器111对得到的信号进行滤波，从而获得RF输入信号的正交分量的投影。得到的信号在从接收器101的输出端119a和119b输出之前，可以作为输入被提供到模拟-数字（A／D）转换器115、117，用于进一步处理。一旦RF信号已被投影到I／Q坐标系上，由于坐标对[I，Q]指定了从原点到测量坐标的唯一向量，因此可以得到振幅和／或相位信息。也可以使用变换来将I／Q对转换为同样是正交基的r、theta基函数。为了确保正确的解调，需要准确地区分采样数据点落在坐标系的哪里，因为在给定的时间瞬间坐标系上的位置是符号相互区别的根本基础。

大多数的现代I／Q无线电接收器的混频器（例如，解调器101的乘法器105和107）由限幅驱动器驱动，例如，由缓冲器或一个或多个逆变器生成的轨对轨信号经常用于驱动混频器的开关。因此，由于当解调信号到达混频器开关时解调信号再生出振幅噪声，所以本机振荡器的振幅噪声具有相对较小的后果。另一方面，相位噪声可能非常大，因为相位噪声在面对除PLL外的干扰时没有使相位恢复到理想的机制。因此，PLL102提供到解调器101的时钟信号PLL_CLK中的相位噪声通常不被减弱，并且导致解调器101的输出端119处的解调信号中的噪声。参照图1B，PLL以从例如石英晶体振荡器（例如，图1A的振荡器113）提供的稳定的振荡信号OSC_CLK（要么直接，要么使用分频形式divided down version）产生的速度（即，PLL更新频率）来更新PLL。PLL减弱来自VCO的在PLL的带宽以下的相位噪声，而不针对PLL环的带宽以上的信号执行所述减弱。为了确保PLL稳定性，通常选择的PLL的带宽为基本上低于PLL更新频率（通常低5-10倍）。由此，PLL仅对带宽通常低于振荡器信号OSC_CLK的频率很多倍的接近的相位噪声信号进行减弱。当使用整数N分频PLL时，由于信道间隔的需要，PLL更新频率可能被限制为比其他情况下所期望的更新频率更低。通常，PLL输出信号PLL_CLK具有比振荡器信号OSC_CLK更高的频率（例如，OSC_CLK具有高于PLL_CLK频率的整数比M／N倍的频率），由此，如图1B所示，PLL输出信号PLL_CLK的分频形式（例如，N分频）可以被用来与振荡器信号的分频形式（例如，M分频）进行边沿比较。

参照图1C，示出了带有（154）和不带有（152）100kHz带宽的PLL时VCO具有的（例如由L-C振荡器提供的）第一相位噪声特性。参照图1D，示出了带有（158）和不带有（156）100kHz带宽的PLL时VCO具有的（例如由环形振荡器提供的）更加嘈杂的相位噪声特性。从两个特性的比较可以看出，LC振荡器的相位噪声基本上低于包括环形振荡器的开环VCO的相位噪声，并且即使是在PLL的带宽内也基本上低于包括环形振荡器的闭环PLL VCO的相位噪声。当锁相环VCO被用于驱动无线电混频器的混频器开关或者在模拟-数字转换器（ADC）中发起采样操作时，相位噪声引起定时抖动。定时抖动导致输出信号保真度的减小，因为抖动会使所需的信号被调制，由此将所需能量的一部分转换为噪声。由于相位噪声使正交基函数偏离恒定的转速，因此该噪声具有针对在混频器输出端处由I／O解调数据产生的符号构象增加了其误差矢量幅度（EVM）的效果。类似的有害行为在通过独立的ADC对信号进行采样时会观察到。