[发明专利]修复异常刚性导柱凸块的方法

说明书

技术领域

一般而言，本发明关于精密的半导体装置，特别是关于用于测试及评估可形成在该半导体装置上的后段制程(back-end-of-line,BEOL)金属化系统与导柱凸块的金属层的方法或系统。

背景技术

在现代的超高密度集成电路中，装置特征在尺寸上稳定地缩小以强化半导体装置的效能以及电路的整体功能性。除了藉由降低的信号传递时间而使运作速度增加以外，缩小的特征尺寸允许增加在电路中的功能组件的数目以扩张电路的功能性。此外，即使整体装置的尺寸已显著地降低，先进半导体装置的制造商仍身处在降低成本以及制造时间两者从而保持经济竞争力的持续压力下。

在许多精密的集成电路的制造中，通常需要提供各种半导体芯片之间的电性连接以制作微电子装置。依据芯片的种类以及整体装置设计需求，这些电性连接可由各种方式达成，举例而言，藉由打线接合(wirebonding)、卷带式自动接合(tape automated bonding,TAB)、覆晶接合(flip chip bonding)等等。近年来，覆晶技术的使用已成为半导体制程产业的重要方向，其中，半导体芯片藉由从所谓焊锡凸块(solder bump)形成的焊锡球(solder ball)接合至载体基板或其它芯片。

在覆晶技术中，焊锡球是形成在该些芯片中至少一个要被连接的芯片的接触层上，举例而言，在介电保护层上，其形成于包含复数个集成电路的半导体芯片的最后金属化层上。同样地，足够大小且适当配置的接合垫可形成在另一个芯片上，例如载体封装基板，使得各接合垫对应于形成在半导体芯片上的各个焊锡球。此二单元，即半导体芯片与载体基板，可藉由「翻转(flipping)」半导体芯片，使焊锡球物理性地与接合垫接触，并在高温下执行所谓的控制崩溃芯片接合(Controlled Collapse Chip Connection,C4)焊锡球「回焊(reflow)」制程，以使在该半导体芯片上的各焊锡球熔化并接合至该载体基板上相对应的接合垫。通常，数百个焊锡凸块可分布在整个芯片区域，从而提供，举例而言，现代半导体芯片所需要的输入/输出功能(I/O capability)，该现代半导体芯片通常包含复杂电路，例如微处理器、存储电路、三维(three dimensional,3D)芯片等等，及/或复数个集成电路所形成的完整复杂电路系统。

当半导体装置跨越过数个节点设计技术的世代(design technology node generation)而在尺寸上逐渐缩小时，以更高的导电材料，例如铜、金、银、或其合金，所制作的导柱凸块已在至少部份覆晶与3D芯片应用中取代了焊锡接点。导柱凸块提供了超越大部分传统焊锡凸块连接的数个优点，包含较高的相互连接密度(interconnect densities)、改良的电性及热传效能、在芯片及基板之间的较高的站立高度(standoff)、在接合作业之后较容易底部填胶(underfilling)，较佳的装置可靠度等等。在传统的高温C4焊锡接点回焊制程期间，焊锡接点一般会崩溃并延展成某个角度，从而在接合制程中改变形状及大小。另一方面，导柱凸块可能仅具有用于接合至对应接合垫的相对较小的焊锡帽(solder cap)，由于大部分为例如铜等等相较于传统焊锡材料的熔点温度较高的典型导柱凸块熔点温度，在回焊制程中实质上地保持该导柱凸块的形状与尺寸的稳定性。此项在尺寸稳定性上地改良因此允许导柱凸块的制造可基于相较于一般用于焊锡接点的接点间距而言，远为紧密的接点间距，以及某些情况下远为细密的重新分布线路图案，因此可达成较高的相互连接密度。

如上所述，导柱凸块有时具有小的焊锡帽，在高温回焊制程中，其可用于将导柱凸块接合至在对应的载体基板上的各个接合垫。典型地，该载体基板的材料是有机积层板(organic laminate)，其可能具有在任何地方比半导体芯片高4到8倍的热膨胀系数(coefficient of thermal expansion,CTE)，该半导体芯片在大部分情况下主要是以硅及硅基材料所制作。因此，由于半导体芯片及载体基板(即，硅相对于有机积层板)之间的CTE不匹配(mismatch)，当暴露在回焊温度下时，该载体基板会成长得比半导体芯片多，结果，当封装件冷却且该焊锡帽固化时，热交互作用应力(thermal interaction stress)将施加在芯片/基板封装件上。现将叙述图1a至1d，其示意地例示了在此制程中可能发生的芯片封装件热交互作用效应的至少一部份。