[发明专利]DDS中的相位幅度转换方法以及装置

说明书

技术领域

本发明涉及直接数字频率合成器(DDS或DDFS)技术领域，尤其是涉及直接数字频率合成器(DDS或DDFS)中的相位幅度转换方法以及装置。

背景技术

直接数字频率合成器(Direct Digital frequency Synthesizer，DDS或DDFS)是一种频率合成器，其直接采用数字技术将正弦波形的相位信息转换为幅度信息，具有频率分辨率高、频率切换速度快并且在频率切换时保持输出波形相位连续等优点。DDS被广泛地应用于通信、雷达、信号处理以及电子对抗等各种军民用途。

传统的DDS电路结构框图如图6所示，其中包括基准时钟源模块(103)、频率控制字模块(101)、相位偏移模块(102)、相位累加器模块(104)、相位幅度转换器模块(105)、D/A转换模块(107)和LPF低通滤波模块(108)。首先，相位累加器模块(104)在时钟频率f_clk控制下以(L-1)比特宽度频率控制字K作累加运算，输出L比特宽度二进制格式数据作为波形存储ROM(106)的索引地址；然后，波形存储ROM(106)将相应地址上存储的n比特宽度正弦波形幅度数据输出到n比特的D/A转换模块(107)；最后，D/A转换模块(107)将ROM中存储的波形数据转换为阶梯波形再经过LPF低通滤波模块(108)得到合成的频率为f_o的正弦波形信号。输出信号频率f_o与时钟频率f_clk、频率控制字K以及相位累加器位宽L之间的关系为：f_o＝K*f_clk/2^L。

相位幅度转换模块是DDS系统的核心模块之一，通常采用ROM查表法和ROM-less法两种方式实现。ROM查表法是指在ROM查找表中预先存储完整的或者部分的信号值，把相位累加器输出的相位序列作为获取ROM查找表中信号值的地址，从而完成相位到幅度的转换。ROM-less法是指完全不使用ROM对波形数据进行存储，而是通过对相位累加器输出的相位序列直接进行数学计算得到对应的信号值来实现相位幅度转换。

采用ROM查找表法进行相位幅度转换的主要限制因素是波形存储ROM面积的大小，这也是限制电路功耗、速度的主要瓶颈。由输出频率f_o的计算公式可知，高速和高分辨率DDS设计必然要求巨大的ROM存储资源。为了减小波形存储ROM的需求，通常有两种办法：一为对相位进行截断和加入相位随机抖动技术。如图7所示，相位截断是将累加器输出的L比特宽度数据的高P比特作为ROM的地址，截掉其中的低(L-P)比特地址，这样可以将ROM的地址宽度从2^L减小为2^P，但相位地址的截断会导致输出波形杂散增大。根据理论推算和实际测试，最大杂散分量的衰减与用于查表的相位宽度之间的关系为6倍关系，比如查找表地址输入为P位宽度，则最大的杂散分量衰减程度为-6PdB，另外，加入相位随机抖动技术可以提高-12dB的衰减。在实际系统中根据具体的无杂散动态范围(SFDR)要求可以适当对相位地址进行截断来减少ROM需求；二是对ROM中存储数据进行压缩，比如利用正弦波形对称性可以将ROM压缩为原先的四分之一，或者使用其他的高级压缩算法，如常用的Sunderland结构、Nicholas结构及泰勒级数线性插值结构等等。

ROM-less法实现相位幅度转换主要有CORDIC极坐标轴旋转法算法。如图3所示，该方法也需要一定数量的ROM用来存储各级迭代运算的参数，并且需要多级的迭代才能达到比较高的无杂散动态范围(SFDR)。另外，硬件消耗也比较大，只适用于于FPGA等高速运算环境下，且存在一定相位延时，而应用在相位极其严格的动态PLL中则其相位偏差较大。

由Nicholas等人在1991年发表于IEEE杂志《Journal of Solid-State Circuits》的文章《A150-Mhz Direct Digital Frequency Synthesizer in1.25μM CMOS With-90-dBc Spurious Performance》描述了一种高频谱纯度和宽带宽DDFS的COMS集成电路实现方法。该方法采用两块ROM分别作为粗调ROM和细调ROM，前者产生相位分辨率的基本取样，然后在这些基本取样之间应用后者通过内插的形式提供精细的相位分辨率，该方法压缩比达到128∶1。